第6章__存储器(4月18日)

济南大学控制学院 2007年4月18日 第6章存储器 6 1存储器的分类6 2读写存储器 RAM 6 3现代RAM6 4只读存储器6 5IBM PC XT中的存储器 扩展存储器及其管理 补充讲 济南大学控制学院 2007年4月18日 本章学习要求 1 了解半导体存储器的分类 组成及组成部件的作用及工作原理 读 写操作的基本过程 l掌握半导体存储器的主要技术指标 芯片的扩充 CPU与半导体存储器间的连接 济南大学控制学院 2007年4月18日 返回本节 数据存储器引脚功能及排列 VCC 电源正GND 电源负CS 片选CS2 掉电保护电压输入WE 写有效OE RD 输出有效A0 A12 地址线D0 D7 数据线 通用的存储器 济南大学控制学院 2007年4月18日 6 1半导体存储器分类 1 简介2 半导体存储器的分类3 选择存储器件的考虑因素 济南大学控制学院 2007年4月18日 简介 概述 存储器就是用来存储程序和数据的 程序和数据都是信息的表现形式 按照存取速度和用途可把存储器分为两大类 内存储器 简称内存 又称主存储器 和外存储器 存储器的容量越大 记忆的信息也就越多 计算机的功能也就越强 P175教材图 济南大学控制学院 2007年4月18日 内存储器是一个半导体芯片 所以也叫它半导体存储器 它是以电的形式对数据进行存储 所以CPU可通过数据总线 地址总线和控制总线直接对其进行访问 它用于存放CPU当前处理的数据 外存储器是计算机的外部设备 它所保存的数据CPU不能直接访问 要通过接口电路 先输入到内存储器后 CPU才能访问 所以它用于存放CPU当前不用的数据 它的优点就是存储容量大 数据不易丢失 半导体存储器的逻辑结构如图6 1 济南大学控制学院 2007年4月18日 地址译码器 地址 内容 济南大学控制学院 2007年4月18日 存储器从外部看 有地址引脚 数据引脚和控制引脚 从内部看 有地址译码器 存储体 读写逻辑等组成 存储体是存储器的主体 存储体由是储存单元组成 一个储存单元由许多位组成 每一位可存放一个高电位 1 或一个低电位 0 相当于二进制编码的一位 一个储存单元的位数称为字长 一般8位称为一个字节 16位称为一个字 微机中储存单元是8位的 通常情况 所以一个储存单元中存放的是一个字节 济南大学控制学院 2007年4月18日 地址译码器可以将外部输入的二进制编码转化为某一存储单元的选通信号 也就是说 在存储器的地址引脚上加任何一个二进制代码都可以唯一地选中一个存储单元 我们把对应某一存储单元的二进制代码称为该存储单元的地址 每个储存单元都有一个地址 在读或写信号控制的作用下 可以从数据线上读出选中的存储单元中的内容 或将数据线上的数据写入选中的存储单元 济南大学控制学院 2007年4月18日 6 1半导体存储器的分类 1 RAM的种类 在RAM中 按工艺可分为双极型和MOS型两大类 用MOS器件构成的RAM 可分为静态RAM和动态RAM两种 随机 读写存储器RAM 1 双极性RAM 2 MOSRAM 静态RAM 动态RAM 济南大学控制学院 2007年4月18日 2 ROM的种类 1 掩膜ROM 2 可编程的只读存储器PROM 3 可擦除的EPROM 4 电擦除的EEPROM 5 快速擦写存储器FlashMemory又称快闪存储器 济南大学控制学院 2007年4月18日 图6 2半导体存储器的分类 济南大学控制学院 2007年4月18日 3选择存储器件的考虑因素 补充 1 易失性 2 只读性 3 位容量 4 功耗 5 速度 6 价格 7 可靠性 济南大学控制学院 2007年4月18日 6 2读写存储器 RAM 济南大学控制学院 2007年4月18日 6 2 1静态RAM 1 基本存储电路单元 六管静态存储电路 图6 3基本存储电路单元 济南大学控制学院 2007年4月18日 图6 3六管基本存储电路单元 济南大学控制学院 2007年4月18日 2 静态RAM的结构 图6 5典型的RAM的示意图 济南大学控制学院 2007年4月18日 3 SRAM芯片实例常用的SRAM芯片有2114位1K 4 济南大学控制学院 2007年4月18日 济南大学控制学院 2007年4月18日 6 2 3RAM与CPU的连接主要有以下三部分 1 地址线的连接2 数据线的连接3 控制线的连接 济南大学控制学院 2007年4月18日 CPU与存储器的连接时应注意的问题 1 CPU总线的负载能力2 CPU的时序与存储器的存取速度之间的配合3 存储器地址分配和片选问题4 控制信号的连接 济南大学控制学院 2007年4月18日 济南大学控制学院 2007年4月18日 济南大学控制学院 2007年4月18日 存储器片选信号的产生方式和译码电路 1 片选信号的产生方式 1 线选方式 线选法 2 局部译码选择方式 部分译码法 3 全局译码选择方式 全译码法 济南大学控制学院 2007年4月18日 2 存储地址译码电路74LS138经常用来作为存储器的译码电路 图6 1674LS138引脚 济南大学控制学院 2007年4月18日 表6 374LS138的真值 济南大学控制学院 2007年4月18日 CPU 8088系列 与存储器的连接 1 1KBRAM与CPU的连接 1 计算出所需的芯片数 2 构成数据总线所需的位数和系统所需的容量 3 控制线 数据线 地址线对应相连 济南大学控制学院 2007年4月18日 图6 17用1024 1位的芯片组成1KRAM的方框图 济南大学控制学院 2007年4月18日 图6 18用256 4位的芯片组成1K 8RAM的方框图 256需要多少地址线 济南大学控制学院 2007年4月18日 2 CPU与2KBRAM的连接 2KB的涵义 2K 8是8位如用21141K 4位的芯片 需要几片 1K 8就需要2片 2K 8就要2 1K 8 就需要4片 济南大学控制学院 2007年4月18日 图6 9用2114芯片组成2KRAM全局译码结构图 济南大学控制学院 2007年4月18日 第一组 A15 A10A9 A0地址最低0000000000000000地址最高00000011111111110000 03FFH第二组第一组 A15 A10A9 A0地址最低0000010000000000地址最高00000111111111110400 07FFH A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 济南大学控制学院 2007年4月18日 2 4KBRAM的连接 两种方法 1 计算出所需的芯片数 2 构成数据总线所需的位数和系统所需的容量 3 控制线 数据线 地址线的连接 有线选方式 局部译码选择方式和全局译码选择方式之分 济南大学控制学院 2007年4月18日 表6 4线选方式地址分布 A9 A000000000001111111111 济南大学控制学院 2007年4月18日 用2114芯片组成4KRAM线选控制译码结构图 直接用地址 线选法 济南大学控制学院 2007年4月18日 图6 12用2114芯片组成4KRAM局部译码结构图 用译码器2 4 部分译码法 济南大学控制学院 2007年4月18日 线选方式地址分布 A9 A000000000001111111111 济南大学控制学院 2007年4月18日 图6 21用2114芯片组成4KRAM全局译码结构图 用6 全部 译成64 全部译码法 济南大学控制学院 2007年4月18日 3 多 大于4 RAM与CPU的连接 参见教材 P1866 2 464KB动态RAM 略 增大容量 济南大学控制学院 2007年4月18日 6 3现代RAM 1 ECCRAM2 EDORAM和突发模式RAM3 同步RAM SynchronousRAM 简称SDRAM 4 高速缓冲存储器RAM5 RAMBUS内存6 DDRSDRAM7 VirtualChannelMemory VCM 8 SLDRAM SynchnonousLinkDRAM 济南大学控制学院 2007年4月18日 1 ECCRAMECCRAM可以自动纠错的RAM2 EDORAM和突发模式RAMEDO技术是在当前读写周期中就启动下一个读写周期 比普通DRAM的读写速度可提高30 突发模式在当前读写周期中就启动下面4个单元的操作 可更大地提高RAM的读写速度 3 同步RAM SDRAM CPU和RAM用同一个时钟 用步工作 比EDO速度还快 济南大学控制学院 2007年4月18日 4 高速缓冲RAM CDRAM 把高速的SRAM集成到DRAM芯片中 作为DRAM的内部高速缓存 5 RAMBUS内存通过简化RAM结构来提高工作频率 进而提高传输速率 济南大学控制学院 2007年4月18日 6 DDRSDRAMDDRSDRAM是在时钟脉冲的上升沿和下降沿都传输数据的SDRAM 所以叫双倍速率SDRAM 常见的有PC1600 数据传输率1600GBps 和PC2600 数据传输率2600GBps 济南大学控制学院 2007年4月18日 7 VCMVCM虚拟通道存储器 是一种缓冲式存储器 其中集成了通道缓冲器 用高速寄存器进行配置和控制 实现高速数据传输 8 除上述几款新型内存外 还有SLDRAM SynchnonousLinkDRAM同步链动态随机存储器 DirectRambusDRAM 接口动态随机存储器 FCRAM FastCycleRAM快速循环动态存储器 等几种新型的RAM技术及芯片类型 济南大学控制学院 2007年4月18日 6 4只读存储器 ROM 6 4 1掩膜ROM6 4 2可擦除可编程的ROM EPROM 6 4 3电可擦可编程ROM EEROM 6 4 4新一代可编程ROM FLASH 济南大学控制学院 2007年4月18日 6 4 1掩膜ROM 如图有的列是连有管子 有的没有 这是在制造时由二次光刻版的图形 掩模 所决定 图6 23单译码结构电路 济南大学控制学院 2007年4月18日 图6 12复合译码结构电路 济南大学控制学院 2007年4月18日 表6 1掩膜ROM的内容 位 济南大学控制学院 2007年4月18日 2 双极型ROM电路双极型ROM速度比MOSROM的速度要快 它的取数时间约为几十纳秒 因此 双极型ROM适用于对速度要求较高的应用场合 济南大学控制学院 2007年4月18日 6 4 2可擦除可编程的ROM EPROM 1 基本存储电路 图6 13EPROM的结构示意图 济南大学控制学院 2007年4月18日 2 EPROM实例 图6 142716引脚 VCC 电源正GND 电源负VPP 程序写入电压25VCE 片选OE 输出允许A0 A12 地址线D0 D7 数据线 济南大学控制学院 2007年4月18日 6 4 3可擦除可编程的ROM EEPROM 济南大学控制学院 2007年4月18日 图6 152817A引脚 1 Intel2817的基本特点 VCC 电源正GND 电源负WE 写入允许R B 写入时为低 写完后为高CE 片选OE 输出允许A0 A12 地址线D0 D7 数据线 济南大学控制学院 2007年4月18日 2 Intel2817的工作方式 表6 2Intel2817的工作方式 济南大学控制学院 2007年4月18日 6 4 4新一代可编程ROM FLASH 与EEPROM有些相似 但工作机制却不同 济南大学控制学院 2007年4月18日 6 5IBM PC XT中的存储器 扩展存储器及其管理 6 5 1存储空间的分配6 5 2ROM子系统6 5 3RAM子系统4 5 4寻址范围6 5 4寻址范围6 5 5存储器的管理6 5 6高速缓存器Cache 济南大学控制学院 2007年4月18日 6 5 1存储空间的分配 图6 22IBMPC XT存储空间的分配 济南大学控制学院 2007年4月18日 6 5 2ROM子系统 其功能为 DOS引导程序 硬件中断管理程序 系统配置分析程序 系统冷启动 热启动和自测试 字符图形发生器 济南大学控制学院 2007年4月18日 图6 23系统板上的ROM电路 济南大学控制学院 2007年4月18日 这个电路用了15根地址线接存储器 允许接215 32K的存储器芯片 用了3根地址线提高译码器进行片选 允许选8组存储器芯片 CPU的MEMR接译码器的G2A A19接译码器的G1 A18提高反相器接译码器的G2B 所以要使译码器有效 必须A19A18同时为高 且CPU执行的是存储器访问指令 译码器8个输出端可管理的8个32K的地址如表4 5和表4 6 济南大学控制学院 2007年4月18日 表6 5前4片ROM的地址范围 济南大学控制学院 2007年4月18日 表4 6后4片ROM的地址范围 济南大学控制学院 2007年4月18日 前6个32K的地址从C0000H EFFFFH共192K字节 用于存放系统控制程序 后2个32K地址从F0000H FFFFFH共还有64K字节 但系统中只用了40K 有一片8K的ROM和一片32K的ROM组成 用于存放ROMBASIC和BIOS程序 这样由于8K的ROM用不了15根地址线 多余的地址引脚可选任意值 所以就有一些地址是重复的 如表6 6 但这并不防碍使用 济南大学控制学院 2007年4月18日 表6 62764的4个重复的地址范围 济南大学控制学院 2007年4月18日 27256的地址范围 济南大学控制学院 2007年4月18日 6 5 3RAM子系统6 5 4寻址范围 由RAM芯片组 片选译码器 数据收发器 地址多路器 DRAM刷新逻辑以及奇偶校验逻辑组成 片选译码电路用来产生和以及控制地址多路器的选通 济南大学控制学院 2007年4月18日 图4 24IBM PC XT的读写存储器子系统的组成框图 济南大学控制学院 2007年4月18日 6 5 4寻址范围 表6 6不同CPU的寻址范围 济南大学控制学院 2007年4月18日 4 5 5存储器的管理 1 实地址方式实地址方式是80286 80486最基本的工作方式 寻址范围只能在1MB范围内 故不能管理和使用扩展存储器 它在复位时 启动地址为FFFF0H 在此安装一个跳转指令 进入上电自检和自举程序 济南大学控制学院 2007年4月18日