基于PSPICE的BUCK-Converter反馈环路仿真.doc

基于PSPICE的BUCK Converter反馈环路设计及仿真 付 洪1：引言： 利用计算机辅助技术设计电力电子，可以提高设计效率。本文主要介绍buck converter的反馈环路仿真。2：索引 I ：Buck 线路L C 滤波设计 II：反馈环路设计 III：PSPICE仿真 IV：调试中遇到的问题及解决办法 3：Buck 线路L C 滤波设计 在设计滤波电感与电容之前，先假定BUCK Converter基本输入输出特性：Vin 20VVout 5VFsw 25KhzIo 5AImin 1A由于除反激架构外的其它拓扑，变压器输出均为方波信号，根据平均值算法得到公式：Vin*Ton/T=Vo （1）根据V=L*dI/dT 当Ton阶段 VLVinVout （2）（理论依据KVL） 对于此类输出滤波器的拓扑，电感选择应保证直流输出电流在满载的十分之一时，电感电流也要保持连续，直流电流等于电感电流PEAK-PEAK值一半的时候对应临界模式。(Ip2-Ip1)/2=1/10*Io （3） 根据2式推出Lo=VL*Ton/0.2*Io 将（1）带入 Lo5（VinVout）VoutT/Vin*Io Lo=150uH 电容的等效模型内包括ESR 与 ESL , ESL在500KHZ以上才会有影响，这里可以忽略，假定纹波全由ESR产生。设定电阻性纹波为0.05V,0.05=DeltaI*ESR, DeltaI=1A, ESR=0.05ohm 根据电容的RoCo乘积近似为常数，这里取RoCo65*10-6 Co=1300uF 4：反馈环路的稳定性设计： 要使得一个反馈环路稳定，必须具备以下以下2个条件：1：提供所需的相位裕量，通常规定为45度。2：开环增益在剪切频率附近，斜率应该为1 3: 使系统总开环增益在剪切频率Fco处为0. 5：LC滤波器（C带ESR）的幅频曲线。Fcnr=1/2 在大于Fcnr的较低频率处，Co的阻抗（1/jwC）远大于Resr，在这个范围内，增益是以2的斜率下降。在较高的频率处Co的阻抗远低于等效阻抗的时候，谐振频率变为Fesr1/2Resr*Co ,此时电路为LR电路，而非LC电路，增益以-1的斜率下降。6：PWM调制器的增益 如图所示，从误差放大器的输出端Vea到电感的输入电压V1处的增益称为调制器的增益，用Gpwm表示。 当Vea移动到3V三角波的顶部时候，ton/T=1 ，Vea与V1之间的电压增益Gpwm为Gpwm（Vo）/3. 由于采样网络的存在，所以在R1,R2处也存在衰减，我们常用Gs表示，因为R1=R2,Gs20log（2.5V/5V）=-6dB.7: 2型误差放大器的buck反馈系统的设计。I：输出LC滤波器的转折频率为： Fo=1/2=403HzII: ESR零点处的频率 Fesr=1/2Resr*Co=2.5KHz III:调制器增益Gpwm5/3=1.67dBIV:除了误差放大器以外的开环增益为：G=(Glc+Gpwm+Gs)，其中Gpwm+Gs4.33dB . 如下图所示： 从A点到转折频率B(403Hz)，增益为4.33dB,B-C 曲线的斜率为2，C-D曲线的斜率变成1. 选取开关频率的的1/5为Fco，即5Khz，在此频率处的增益为28Db, 要使5KHz为截至频率，所以误差放大器在这一频率下所对应的增益应为+28Db, 在5KHz处的斜率为1，所以曲线EFGH F-G点的曲线斜率必须为0. 2型误差放大器的水平部分的增益为R7/R5，如果取R7=1K,那么R5=100K假定相位裕量为45度，那么在5KHz的频率下，系统总开环相位滞后为315度。LC滤波器自身引起的相位滞后如下表：Fco/Fesro=5000/2500=2 此处的相位滞后为116度，因此，误差放大器只允许有36545116204度的相位滞后。如下表所示，当K值略小于5时，误差放大器可以满足204度的相位要求。 当K5时，零点频率Fz5000/5=1000Hz, Fz=1/2piR5C2, R5=100K, 因此C2=0.016nF; 极点频率Fp=5000*5=25KHz, Fp=1/2piR2C3,因此C3=65pF; 在此需指出，相位裕量越大，系统环路就越稳定。8：根据以上所得参数，在PSPICE中绘制此反馈环路，具体电路如下图所示观察输出电压及其纹波：纹波控制在0.1V;并且不存在低频振荡，说明此系统相对比较稳定。控制波形（驱动，参考，Vea）Green:驱动 BLUE:三角波 RED:Vea差分信号。YELLOW：输出电压9：调试中出现的问题 系统提示too small for ISWITCH 经查为ABSTOL这个参数的问题因为324里面的