计算机组成与结构.doc

南京工程学院试卷（A卷）共 4 页 第1页2017 /2018 学年 第 一 学期 课程所属部门： 计算机工程学院 课程名称： 计算机组成与结构 考试方式： 闭卷 使用班级：数字媒体151,数字媒体152,数字媒体153，网络工程151 网络嵌入151，网络嵌入152，跟班重修 命 题 人： 钱瑛 教研室主任审核： 主管领导批准： 一、单项选择题 (请在每小题的4个备选答案中，选出一个最佳答案，共15小题，每小题2分，共30分）1、冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。A.指令和数据所在的存储单元B.指令和数据的寻址方式C.指令周期的不同阶段D. 指令操作码的译码结果2、MAR和MDR的位数分别为（）。A.地址码长度、存储字长B.存储字长、存储字长C.地址码长度、地址码长度D.存储字长、地址码长度3、程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。A.8.4秒B.11.7秒 C.14秒D.16.8秒4、当前设计高性能计算机的重要技术途径是（）。A.提高CPU主频B.扩大主存容量 C.采用非冯诺依曼体系结构D.采用并行处理技术5、如果X为负数，由X补求-X补是将（）。A.X补各值保持不变B.X补符号位变反，其他各位不变C.X补除符号位外，各位变反，末位加1D.X补连同符号位一起变反，末位加16、float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是（）。A.2126-2103B. 2127-2104C.2127-2103D. 2128-21047、存储器的存取周期是指（）。A.存储器的读出时间B.存储器的写入时间C.存储器进行连续读写或写操作所允许的最短时间间隔D.存储器进行一次读或写操作所需的平均时间8、下面是有关DRAM和SRAM存储器芯片的叙述，通常情况下，错误的是（）。（1）DRAM芯片的集成度比SRAM高（2）DRAM芯片的成本比SRAM高（3）DRAM芯片的速度比SRAM快（4）DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新A.（1）和（2）B.（2）和（3）C.（3）和（4）D.（1）和（4）9、在Cache中，常用的替换策略有：随机法（RAND）、先进先出法（FIFO）、最近最少使用（LRU）,其中与局部性有关的是（）。A. 随机法（RAND）B. 先进先出法（FIFO）C. 最近最少使用（LRU）D.都不是10、以下叙述错误的是（）。A.为了便于取指，指令的长度通常为存储字长的整数倍。B.单地址指令是固定长度的指令C.单字长指令可加快取指令的速度D.单地址指令可能有一个操作数，也可能有两个操作数。11、在指令格式中，采用扩展操作码设计方案的目的是（）。A.减少指令字长度B.增加指令字长度C.保持指令字长度不变而增加指令的数量D.保持指令字长度不变而增加寻址空间12、在指令寻址的各种方式中，获取操作数最快的方式是（）。A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址13、计算机工作的最小时间周期是（）。A.时钟周期B.指令周期C.CPU周期D.机器周期 南京工程学院试卷 共 4 页 第 2 页 14、下列部件不属于控制器的是（）。A.指令寄存器B.程序计数器C.程序状态字寄存器D.时序电路15、指令译码是对（）进行译码。A.整条指令B.指令的地址码字段C.指令的操作码字段D.指令的地址二、简答题(本题4小题,每小题8分，共32分 )1、如何表示一个数值数据？计算机中的数值数据都是二进制数吗？2、试分析CISC和RISC的主要特点。3、什么是微指令？它和指令有什么关系？4、请简述硬布线控制单元设计的步骤。三、（本题8分）某机共有52个微操作控制信号，构成5个相斥类的微命令组，各组分别包含5,8,2,15,22个微命令。已知可判断的外部条件有两个，微指令字长28位。按水平型微指令格式设计微指令，要求微指令的下地址字段直接给出后继微指令地址。四、（本题10分）设机器字长为5位（含1位符号位，n=4），x=-0.1101，y=0.1011，采用Booth算法求x*y。五、（本题10分）某计算机的Cache采用两路组相联映像，已知Cache容量为8KB，主存容量为1MB，每个字块有64字节。当前cache映像如图所示。判别CPU分别发出47FB8H和8C02AH主存地址时是否命中cache。若命中，请写出cache的地址。（图中未注明的cache块号表明没有装入主存块。主存按字节编址。）标记Cache0组100001000块100100101块1组010001110块100011001块62组100010010块010001111块63组010001000块100100101块 南京工程学院试卷 共 4 页 第 3 页 六、下图是一个简化了的CPU与主存连接结构示意图（图中省略了所有的多路选择器）。其中有一个累加寄存器（ACC）、一个状态数据寄存器和其他4个寄存器：主存地址寄存器（MAR）、主存数据寄存器（MDR）、程序寄存器（PC）和指令寄存器（IR），各部件及其之间的连线表示数据通路，箭头表示信息传递方向。（1）请写出图中