10物理学12-13(1)教学进度表.doc

韶关学院20122013学年第一 学期EDA技术课教学进度表院（系）信息学院物理系 专业 物理学 10年级01 人数100 学时72 学分 4课程编号 选用教材 EDA技术与Verilog HDL 填表日期 2012-09-3周次起止日期章节教学目标教学形式备注1234567891011121314151617189.29.89.99.159.169.229.239.299.3010.610.710.1310.1410.2010.2110.2710.2811.311.411.1011.1111.1711.1812.2412.2512.112.212.812.912.1512.1612.2212.2312.2912.301.5第一章 概述第二章 EDA设计流程及其工具第三章 FPGA /CPLD结构与应用第三章 FPGA /CPLD结构与应用国庆假期第5章Quartus II应用初步第4章Verilog HDL设计初步原理图的设计输入方法第6章 Verilog HDL设计进第7章 宏功能模块与IP应用实验一 简单组合电路的设计第7章 宏功能模块与IP应用实验二 4位加法器的设计第8章 Verilog有限状态机设计实验三7段译码显示电路设计实验四 数控分频器的设计实验五 移位相加8位硬件乘法器电路设计实验六用状态机实现对ADC0809采样控制第9章Verilog HDL基本要素与语句第11章Verilog仿真验证了解EDA技术基本知识及其发展趋势了解FPGA/CPLD设计流程以及常用的EDA工具了解几类常用的大规模可编程逻辑器件结构和工作原理，并对CPLD的乘积项原理和FPGA的查找表分加别进行剖析，最后介绍相关的编程下载和测试技术。掌握通过实例详细介绍基于QUARTUSII的原理图的设计输入、综合、适配、仿真测试和编程下载等重要方法。(说明有关Verilog文本输入设计流程使用方法在第4章Verilog HDL设计初步上完后再讲)。掌握Verilog语句结构、语法规则、语言要素和数据表示方法，进一步了解Verilog语言与C语言的本质区别。掌握原理图设计的基本方法和设计流程掌握进一步了解Verilog程序设计的内在规律，以便能更好、更扎实地掌握Verilog HDL设计的数字系统设计。掌握LPM宏功能模块与IP核的使用方法。掌握EDA技术设计流程通过实验掌握VerilogHDL设计流程掌握LPM宏功能模块与IP核的使用法掌握计数器电路的设计掌握Verilog设计不同类型有限状态机的方法，(Moore型和Mealy型有限状态机)掌握译码器电路的设计掌握分频器的设计方法学习应用移位相加原理设计8位乘法器学习有限状态机的设计方法掌握状态机的设计方法掌握对Verilog语言进行较系统的描述、概括和补遗。掌握Verilog仿真方法和仿真流程，主要是仿真软件ModelSim的使用。讲授讲授讲授讲授讲授讲授讲授讲授讲授实验讲授实验实验实验实验实验讲授讲授答疑答疑答疑答疑答疑答疑答疑答疑答疑答疑考核要求：平时成绩占20%；实验占10%；期末考试占70%主讲教师及职称 王杏进 讲师辅导教师及职称教研室主任签名： 年 月 日 系主任签名： 年 月 日教学进度表执行结果：按照原定计划完成时数计划与执行全学期总时数 时