【配置知识】Virtex-5-FPGA-的配置.doc_第1页
【配置知识】Virtex-5-FPGA-的配置.doc_第2页
【配置知识】Virtex-5-FPGA-的配置.doc_第3页
【配置知识】Virtex-5-FPGA-的配置.doc_第4页
【配置知识】Virtex-5-FPGA-的配置.doc_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

【配置知识】Virtex-5 FPGA 的配置配置方案Xilinx 为终端用户提供了配置 Virtex-5 FPGA 所需的灵活性。Virtex-5 FPGA 支持以下方案： 串行最简单的配置方案，串行吞吐量。 主串行Xilinx FPGA 驱动 Xilinx PROM CLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了串行（x1）配置数据。从串行Xilinx PROM 的内部振荡器驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了串行（x1）配置数据。从串行外部时钟驱动 Xilinx PROM CLK，Xilinx PROM 驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了串行（x1）配置数据。 返回页首从串行外部时钟驱动 Xilinx FPGA CLK 和 Xilinx PROM CLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了串行（x1）配置数据。主 SPIVirtex-5 FPGA 驱动 SPI PROM 时钟，因为 SPI PROM 为 Virtex-5 FPGA 提供了串行（x1）配置数据。 并行并行配置，可以实现最快速的吞吐量主并 (Master-SelectMap)Xilinx FPGA 驱动 Xilinx PROM CLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了字节宽的（x8）配置数据。 返回页首从并 (slave-SelectMAP)Xilinx PROM 的内部振荡器驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了字节宽的（x8）配置数据。从并 (slave-SelectMAP)外部时钟驱动 Xilinx PROM CLK，Xilinx PROM 驱动 Xilinx FPGA CCLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了字节宽的（x8）配置数据。从并 (Slave-SelectMAP)外部时钟驱动 Xilinx FPGA CCLK 和 Xilinx PROM CLK，因为 Xilinx PROM 为 Xilinx FPGA 提供了字节宽的（x8）配置数据。 返回页首主 BPIVirtex-5 FPGA 驱动并行 Flash
人人文库> 全部分类> 应用文书 > 项目管理

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论