05第五章 16位微处理器

2020/4/26,1,第5章16位微处理器,2020/4/26,2,本章教学目的,本章以16位微处理器8086/8088为中心，讲解工作模式、总线时序、总线操作等主要内容在掌握8086CPU的基础上，进一步理解微处理器的工作原理以及与外部打交道的过程，为后面学习接口技术做准备。,2020/4/26,3,本章学习要求,1.掌握掌握CPU的内部逻辑结构及外部引脚功能，存储器结构，最小工作模式及系统配置，CPU的典型操作和时序。CPU与外围芯片的连接及典型配置情况，地址锁存器（8282）及双向总线收发器（8286）、时钟发生器（8284）的功能特性。时钟周期、总线周期及指令周期的定义，CPU读、写操作时序。8086CPU的中断的分类、中断类型码、中断向量的定义、硬件中断的响应过程。,2020/4/26,4,本章主要外语词汇,BIU：BusInterfaceUnit，总线接口部件EU:ExecutionUnit，执行部件Stack：堆栈NMI：Non-maskableInterupt，非屏蔽中断INTR：InteruptRequest，可屏蔽中断请求,2020/4/26,5,主要内容,16位微处理器概述8086/8088CPU的结构8086/8088CPU的引脚信号和工作模式8086/8088的主要操作功能,2020/4/26,6,5.116位微处理器概述,微处理器(microprocessor)是微型计算机的运算及控制部件，也称中央处理单元(CPU)。它本身不构成独立的工作系统，因而它也不能独立地执行程序。,微处理器(microprocessor),指令控制；操作控制；时序控制；数据加工,CPU功能：,2020/4/26,7,5.28086/8088CPU的结构,8086为16位机（数据总线16位）,8086与8088的比较,8088为准16位机，数据总线内部16位，外部8位,8086和8088CPU的内部都采用16位字进行操作及存储器寻址，两者的软件完全兼容，程序的执行也完全相同。然而，由于8088要比8086有较多的外部存取操作，所以，对相同的程序，它将执行得较慢。,8086是16位数据总线，而8088是8位数据总线，在处理一个16位数据字时，8088需要两步操作而8086只需要一步。,2020/4/26,8,1234,内部暂存器,IP,ES,SS,DS,CS,输入/输出控制电路,外部总线,执行部分控制电路,ALU,标志寄存器,AHAL,BHBL,CHCL,DHDL,SP,BP,SI,DI,通用寄存器,地址加法器,指令队列,执行部件（EU),总线接口部件（BIU),16位,20位,8位,8位,8086的内部结构,ALU数据总线,队列总线,123456,1、EU（ExecutionUnit）1）、功能：负责指令执行。接受从总线接口单元的指令队列中取来的指令代码，其译码和向EU内各有关部分发出时序命令信号，协调执行指令规定的操作。,2、总线接口单元BIU（BusInterfaceUnit）1)功能：负责与M、I/O端口传送数据。具体讲：总线接口部件要从内存取指令送到指令队列；CPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件EU；或把执行部件的操作结果传给指定的M或I/O口。,2020/4/26,9,5.2.1执行部件(EU),负责指令的执行，它从指令流队列去除指令，然后分析和执行指令。同时利用内部的寄存器和ALU对数据进行所需的处理，还要负责计算操作数的16位偏移地址。,执行部件EU,4个通用寄存器，即AX，BX，CX，DX；4个专用寄存器，SI(SourceIndex):源变址寄存器DI(DestinationIndex):目的变址寄存器BP(BasePointer):基址指针SP(StackPoint):堆栈指针标志寄存器(FR)，微处理器状态字(ProcessorStateWord，PSW)算术逻辑部件(ALU)。,EU的组成,2020/4/26,10,5.2.2总线接口部件BIU,根据EU计算出的16位偏移地址及16位段地址计算出20位物理地址，并根据EU请求采用计算出的20位物理地址读/写寄存器，也可根据EU请求读/写I/O设备，完成与存储器、IO端口之间传送数据。,总线接口部件BIU的功能,4个段地址寄存器，即CS16位代码段寄存器；DS16位数据段寄存器；ES16位附加段寄存器；SS16位堆栈段寄存器。16位指令指针寄存器IP。20位的地址加法器。6字节的指令队列。,主要组成,2020/4/26,11,总线接口部件BIU,8086的指令队列为6个字节，8088的指令队列为4个字节。不管是8086还是8088，都会在执行指令的同时，从内存中取下一条指令或下几条指令，取来的指令就放在指令队列中。,指令队列,地址加法器用来产生20位地址。8086可用20位地址寻址1M字节的内存空间，但8086内部所有的寄存器都是16位的，所以需要由一个附加的机构来根据16位寄存器提供的信息计算出20位的物理地址，这个机构就是20位的地址加法器。,地址加法器,2020/4/26,12,EU部件与BIU部件,EU和BIU之间是通过指令流队列相互联系的,2020/4/26,13,8086的寄存器结构,AH,AL,BH,BL,CH,CL,DH,DL,SP,BP,SI,DI,IP,PSW,CS,DS,SS,ES,AX,BX,CX,DX,累加器,基址,计数,数据,数据寄存器,0,15,0,7,8,15,0,15,0,15,附加数据段,堆栈段,数据段,代码段,段寄存器,指令指针,状态标志,控制寄存器,堆栈指针,基址指针,源变址,目的变址,地址指针寄存器,变址寄存器,2020/4/26,14,5.38086的总线工作时序,是指信号高低电平(有效或无效)变化及相互间的时间顺序关系。,什么是总线操作？,时序（Timing）：,CPU时序决定系统各部件间的同步和定时,总线时序描述CPU引脚如何实现总线操作,2020/4/26,15,总线操作是指CPU通过总线对外的各种操作,8088的总线操作主要有：存储器写、I/O写操作存储器读、I/O读操作中断响应操作总线请求及响应操作,2020/4/26,16,什么是指令、总线和时钟周期？,描述总线操作的微处理器时序有三级：,指令周期,总线周期,时钟周期,2020/4/26,17,时钟周期是微机系统工作时钟脉冲的重复周期。,总线周期是指CPU通过总线操作与外部电路（存储器或I/O端口）进行一次数据交换的过程。,8088的基本总线周期需要4个时钟周期4个时钟周期编号为T1、T2、T3和T4总线周期中的时钟周期也被称作“T状态”时钟周期的时间长度就是时钟频率的倒数,指令周期是指一条指令经取指、译码、读写操作数到执行完成的时间。若干总线周期组成一个指令周期。,2020/4/26,18,基本总线周期由4个T状态组成：T1、T2、T3、T4,等待时钟周期Tw，在总线周期的T3和T4之间插入,空闲时钟周期Ti，在两个总线周期之间插入,动画演示,2020/4/26,19,2020/4/26,20,任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码,何时有总线周期？,任何一条以存储单元为源操作数的指令都将引起存储器读总线周期任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期,只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期,CPU响应可屏蔽中断时生成中断响应总线周期,2020/4/26,21,读写数据：多路总线的高4位继续提供状态信息，而多路总线的低16位(8088则为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。,总线操作的简要过程,发出地址信息:CPU往总线上发出地址信息，指出要寻址的存储单元或I/O端口地址。,撤消地址信息：CPU撤消地址，使总线的低16位浮置成高阻状态，为传输数据做准备。总线的最高四位(A16A19)用来输出本总线周期状态信息。,2020/4/26,22,CPU总线周期采用同步时序：,总线操作的同步,总线操作中如何实现时序同步是关键,各部件都以系统时钟信号为基准当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器）,CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作,2020/4/26,23,8086/8088的引脚信号和总线形成,外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：引脚的功能信号的流向有效电平三态能力,指引脚信号的定义、作用；通常采用英文单词或其缩写表示,信号从芯片向外输出，还是从外部输入芯片，或者是双向的,起作用的逻辑电平高、低电平有效上升、下降边沿有效,输出正常的低电平、高电平外，还可以输出高阻的第三态,2020/4/26,24,5.480868088CPU的引脚信号和工作模式,构成较大规模的应用系统，例如可以接入数值协处理器80878086和总线控制器8288共同形成系统总线信号,两种组态构成两种不同规模的应用系统,最小模式,构成小规模的应用系统8086本身提供所有的系统总线信号,最大模式,2020/4/26,25,两种组态下的内部操作并没有区别IBMPC/XT采用最大组态以最小组态展开基本原理,两种组态利用MN/MX*引脚区别MN/MX*接高电平为最小组态模式MN/MX*接低电平为最大组态模式,2020/4/26,26,5.4.18086的引脚信号和功能,2020/4/26,27,5.4.2最小组态的引脚信号,数据和地址引脚读写控制引脚中断请求和响应引脚总线请求和响应引脚其它引脚,2020/4/26,28,1.数据和地址引脚,在访问存储器或外设的总线操作周期中，这些引脚在T1状态输出存储器或I/O端口的地址A15A0,AD15AD0（Address/Data）,地址/数据分时复用引脚，双向、三态,其他时间用于传送数据D15D0,2020/4/26,29,什么是分时复用？,分时复用就是一个引脚在不同的时刻具有两个甚至多个作用最常见的总线复用是数据和地址引脚复用总线复用的目的是为了减少对外引脚个数8088/8086CPU的数据地址线采用了总线复用方法,2020/4/26,30,1.数据和地址引脚（续1）,这些引脚在访问存储器的T1状态输出高4位地址A19A16,A19/S6A16/S3（Address/Status）,地址/状态分时复用引脚，输出、三态,在访问外设的第一个时钟周期全部输出低电平无效,其他时间输出状态信号S6S3,2020/4/26,31,1.数据和地址引脚（续2）,高8位数据总线允许状态复用引脚(输出),BHE*/S7,在总线周期的T1状态，8086在BHE*S7引脚输出BHE信号，表示高8位数据总线D15D8上的数据有效。,在T2，T3，TW和T4状态，BHE*S7引脚输出状态信号S7,但S7并未被赋予任何实际意义。,2020/4/26,32,2.读写控制引脚,ALE（AddressLatchEnable）,地址锁存允许，输出、三态、高电平有效,ALE引脚高有效时，表示复用引脚：AD15AD0和A19/S6A16/S3正在传送地址信息,由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来,2020/4/26,33,2.读写控制引脚（续1）,IO/M*（InputandOutput/Memory）,I/O或存储器访问，输出、三态,I/O或存储器访问，输出、三态,该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15A0提供16位I/O口地址,该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19A0提供20位存储器地址,2020/4/26,34,2.读写控制引脚（续2）,写控制，输出、三态、低电平有效,WR*（Write）,有效时，表示CPU正在写出数据给存储器或I/O端口,有效时，表示CPU正在从存储器或I/O端口读入数据,RD*（Read）,读控制，输出、三态、低电平有效,2020/4/26,35,2.读写控制引脚（续3）,IO/M*、WR*和RD*是最基本的控制信号,组合后，控制4种基本的总线周期,2020/4/26,36,2.读写控制引脚（续4）,在总线操作周期中，8086CPU会在第3个时钟周期的前沿测试该引脚如果测到高有效，CPU直接进入第4个时钟周期如果测到无效，CPU将插入等待周期Tw,READY,存储器或I/O口就绪，输入、高电平有效,CPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期Tw。,2020/4/26,37,2.读写控制引脚（续5）,DEN*（DataEnable）,数据允许，输出、三态、低电平有效,有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动,DT/R*（DataTransmit/Receive）,数据发送/接收，输出、三态该信号表明当前总线上数据的流向高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）,2020/4/26,38,3.中断请求和响应引脚,有效时，表示请求设备向CPU申请可屏蔽中断,INTR（InterruptRequest）,可屏蔽中断请求，输入、高电平有效,该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽,2020/4/26,39,3.中断请求和响应引脚（续1）,有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期,INTA*（InterruptAcknowledge）,可屏蔽中断响应，输出、低电平有效,中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线,2020/4/26,40,3.中断请求和响应引脚（续2）,不可屏蔽中断请求，输入、上升沿有效,主机与外设进行数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处理掉电等系统故障,NMI（Non-MaskableInterrupt）,有效时，表示外界向CPU申请不可屏蔽中断,该请求的优先级别高于INTR，并且不能在CPU内被屏蔽,当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务,2020/4/26,41,4.总线请求和响应引脚,总线保持（即总线请求），输入、高电平有效,DMA控制器等主控设备通过HOLD申请占用系统总线（通常由CPU控制）,HOLD,有效时，表示总线请求设备向CPU申请占有总线,该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权,2020/4/26,42,4.总线请求和响应引脚（续1）,HLDA（HOLDAcknowledge）,总线保持响应（即总线响应），输出、高电平有效,有效时，表示CPU已响应总线请求并已将总线释放,此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线,待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权,2020/4/26,43,5.其它引脚,RESET,复位请求，输入、高电平有效,该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作,8088复位后CS0FFFFH、IP0000H，所以程序入口在物理地址0FFFF0H,2020/4/26,44,5.其它引脚（续1）,系统通过该引脚给CPU提供内部定时信号。,CLK（Clock）,时钟输入,8086的时钟频率为：5MHz（8086）10MHz（80861）8MHz（80862）,2020/4/26,45,5.其它引脚（续2）,Vcc,电源输入，向CPU提供5V电源,接地，向CPU提供参考地电平,GND,MN/MX*（Minimum/Maximum）,接高电平时，8086引脚工作在最小模式；反之，8086工作在最大模式,工作模式选择，输入,2020/4/26,46,5.其它引脚（续3）,当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序按步并继续测试；如果有效，则程序恢复运行,TEST*,测试，输入、低电平有效,该引脚与WAIT指令配合使用,2020/4/26,47,“引脚”小结,CPU引脚是系统总线的基本信号可以分成三类信号：16位数据线：D0D1520位地址线：A0A19控制线：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND,2020/4/26,48,“引脚”提问,提问之一：CPU引脚是如何与外部连接的呢？,提问之二：CPU引脚是如何相互配合，实现总线操作、控制系统工作的呢？,2020/4/26,49,5.4.3最小模式的总线形成,（1）20位地址总线采用3个三态透明锁存器8282进行锁存和驱动（2）8位数据总线采用数据收发器8286进行驱动（3）系统控制信号由8086引脚直接提供,2020/4/26,50,最小模式下的系统配置,3片8282或74LS373，用来作为地址锁存器；,1片8284A，作为时钟发生器；,当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力，这时，要用两片82868287作为总线收发器。,2020/4/26,51,8282锁存器芯片,CPU与外部交换数据需要锁存一些复用信号,需要锁存地址信号,需要锁存BHE信号,2020/4/26,52,三态缓冲锁存器（三态锁存器）,T,A,DQC,B,2020/4/26,53,Intel8282,具有三态输出的TTL电平锁存器STB电平锁存引脚OE*输出允许引脚,每一位都是一个三态锁存器，8个三态锁存器的控制端连在一起,2020/4/26,54,总线收发器8286,当一个系统中所含的外设接口较多时，数据总线上需要有发送器和接收器来增加驱动能力。,发送器和接收器简称为收发器，也常常称为总线驱动器。,8286收发器芯片是Intel系统的典型收发器芯片，8位。在数据总线为8位的8088系统中，只用1片8286就可以构成数据总线收发器，而在数据总线为16位的8086系统中，则要用两片8286。,2020/4/26,55,Intel8286,8位双向缓冲器控制端连接在一起，低电平有效可以双向导通输出与输入同相,OE*0，导通T1ABT0ABOE*1，不导通,每一位都是一个双向三态门，8位具有共同的控制端,2020/4/26,56,时钟发生器8284A,8284A的功能：产生恒定的时钟信号，对准备信号(READY)及复位信号(RESET)进行同步,外界控制信号RDY及RES信号可以在任何时候到来，8284A能把它们同步在时钟后沿(下降沿)时输出READY及RESET信号到8086CPU。,8284A的振荡源一般采用晶体振荡器，也可以用外接脉冲发生器作为振荡源。此时，8284A的FC端应接高电平。,2020/4/26,57,2020/4/26,58,5.580868088的主要操作功能,一个微型机系统要完成各种任务，其中有一些操作是最基本的。8086的主要的基本操作有：系统的复位和启动操作；总线操作；中断操作；最小工作模式下的总线请求；最大工作模式下的读写操作。,2020/4/26,59,5.5.1系统的复位和启动操作,80868088的复位和启动操作是在RESET引脚上加上触发信号来执行的。,2020/4/26,60,80868088要求复位信号(RESET)至少有4个时钟周期的高电平，如果是初次加电的启动，则要求有大于50s的高电平。,复位时内部各寄存器的值,在复位的时候，代码段寄存器CS和指令指针寄存器IP分别初始化为FFFFH和0000H。,2020/4/26,61,5.5.2总线操作,80868088CPU中各单元之间以及与外设的数据交换，都是通过总线来进行的。总线操作有两种情况，即总线读操作及总线写操作。,总线读操作指CPU从存储器或外设端口读取数据。,总线写操作指CPU把数据写入存储器或外设端口。,2020/4/26,62,读操作,2020/4/26,63,5.5.3中断操作,微机系统为适应各种需要，都有一个中断系统，80868088是16位微处理器，它的中断系统可以处理256种不同类型的中断。,80868088的中断分类,硬件中断,软件中断,非屏蔽中断,可屏蔽中断,2020/4/26,64,2020/4/26,65,中断向量是中断处理子程序的入口地址，每个