第二章 总线技术.ppt

第二章计算机总线技术,2.1概述,2.2系统总线(内部总线),2.3通信总线(外部总线),第一节概述,一、总线定义,二、总线分类,三、使用标准总线的优点,四、总线仲裁,五、总线的发展趋势,总线是在计算机系统各部件之间传输地址、数据和控制信息的公共通路，它由一组导线和相关的控制、驱动电路组成。在处理器内部的功能部件之间，在处理器与高速缓冲存储器和主存之间，在处理器系统与外围设备之间以及网络系统的各节点之间，都是通过总线连接在一起的。,一、总线定义,总线是一组传输公共信息的信号线的集合。是一种在多于两个模块(设备或子系统)间传送信息的公共通路。为在各模块(设备或子系统)之间能实现信息共享或交换，总线由传输信息的物理介质以及一套管理信息传输的通用规则(协议)所构成。,一、总线定义,1、片内总线：是在集成电路芯片内部，用来连结各功能单元的信息通路。,二、总线分类,2、片间总线：,又称元件级总线，是芯片内部引出的总线。各类微处理器的引脚信号即为片间总线。通常包括地址总线、数据总线、控制总线三组总线，它是微处理器构成一个部件（如CPU插件）或一个很小系统时,信息传输的通路。片间总线如下图2-1所示：,二、总线分类,二、总线分类,图2-1片间总线,3、内部总线：又称系统总线或板级总线或微机总线。用于微机系统内部各模块，各插件之间信息传输的通路。如PC总线、PCAT总线（即ISA总线）、EISA总线、STD总线等。系统总线如图2-2所示：,二、总线分类,二、总线分类,4、外部总线：又称通信总线，用于微机系统与系统之间、微机系统与外部设备之间或微机系统与仪器仪表、与控制装置之间信息传输的通路。如RS-232C，RS-423A、RS-422A、RS-485总线、IEEE-488总线、连接打印机的总线、VXI总线等。通信总线如图2-3所示：,二、总线分类,二、总线分类,二、总线分类,微机中各级总线的关系示意图:,5、局部总线：传统的微机系统结构是把构成微机系统的所有功能部件板卡（主机板、存储器、各种I/O接口卡、适配器）都连接在系统总线上，即采用单总线结构。这就要求系统总线应具有足够快的数据传输速率，才能满足各个外设、特别是高速外设的传输要求。,二、总线分类,随着系统中CPU速度的提高、高速外设的增加，以及先进的系统软件和应用软件对系统资源的极高要求，系统总线是很难满足传输率的要求，从而使系统总线成为系统传输数据的瓶颈。解决瓶颈问题的理想办法是采用局部总线(LocalBus)来分散系统总线数据传输的压力。,二、总线分类,局部总线是相对系统总线这个全局总线来说的。即将系统中的那些特殊子系统(如高速外设、CPU主板等)都建立起自己的子总线局部总线。局部总线上可挂接有局部存储器和局部的输入/输出接口，可以把很大一部分的存储器读写操作和输入/输出操作通过局部总线来完成，这不仅大大减少了系统总线的传输量，而且为各个子系统提供了并行工作的机制。,二、总线分类,局部总线是将CPU芯片、存储器、外围接口器件等连接在一起，构成系统主板或某种CPU插件板，为主系统的各器件之间提供标准化的信息接口及高速信息传输通道，并为高速缓存、高速控制卡等服务。目前微机系统中用的局部总线主要有VL总线和PCI总线。局部总线在微机系统中的示意如图2-5所示：注：VESA局部总线（VL总线或VLB）是由视频电子标准协会（VESA）推出的一种局部总线体系结构。,二、总线分类,二、总线分类,1、简化了软、硬件设计：,三、使用标准总线的优点：,从软件上看，由于连接在总线上的各硬件模块（板）是相互独立的，使编写模块的软件变得更加容易，调试和修改也更方便，且可为多个用户重复使用。,从硬件上看，由于总线的定义十分严格，大家都按同样的标准设计、制作各种模块（板），用户可根据需要选购或自行设计制作，简化了设计过程。,2、简化了系统结构：,三、使用标准总线的优点,由于采用了标准化总线，各模块(板)只要接在总线上就构成了微型计算机的硬件系统。,3、便于系统的扩展：,要扩展系统规模，只要加插功能模块即可。,三、使用标准总线的优点,随着电子技术的发展，新器件不断涌现，微机系统也要不断更新。可采用新器件制作的模块(板)取代原来的插件即可实现系统更新。,4、便于系统的更新：,线上的设备有主设备与从设备两种。,四、总线仲裁,总,总线主设备是指具有控制总线能力的模块(通常是CPU或以CPU为中心的传输模块)，它在获得总线控制权之后，能启动数据信息的传输。若一个系统中有多个主设备共享总线，则系统就得解决多个主设备之间总线争用的问题。,四、总线仲裁,总线仲裁就是在多处理机的环境中提出来的，由于每个处理机都会随机地提出对总线使用的要求，这样就可能发生总线竞争现象，为了防止多个处理机同时控制总线，就要在总线上设定一个处理总线竞争的机构，按优先级的次序，合理地分配资源，这就是总线仲裁问题。,用硬件来实现总线分配的控制电路称为总线仲裁器。它的任务是响应总线请求，通过对分配过程的正确控制，以达到最佳地使用总线。对总线仲裁问题的解决是以优先级的概念为基础的。根据仲裁实现方法的不同可将仲裁分为集中仲裁和分布仲裁两种。,四、总线仲裁,四、总线仲裁,1、集中仲裁：集中仲裁法是由一个中央仲裁器来决定哪一个设备占用总线的仲裁算法。通常有三种总线分配的优先级技术：串联优先级技术并联优先级技术循环优先级技术,（1）串联优先级判别法,四、总线仲裁,1、集中仲裁,系统中有N个模块，都可作为主设备，各模块的“请求”输出采用集电极(漏级)开路门，“请求”端用“线或”方式接到仲裁器的“请求”输入端，每个模块的“忙”端与仲裁器的“总线忙”相连，“忙”信号为双向。,四、总线仲裁,（1）串联优先级判别法：,1、集中仲裁,四、总线仲裁,（1）串联优先级判别法,1、集中仲裁,当一个模块占有控制权时，该模块的“忙”信号成为输出，向系统的“忙”状态线送出有效信号(为低电平)，其它模块“忙”信号端全部为输入，检测“忙”线上状态。一个模块若要提出总线“请求”，其必要条件是：先检测到“忙”信号输入端处于无效状态。,仲裁器接受总线请求输入的条件也是忙线处于无效状态，仲裁器输出“允许”信号的条件：,四、总线仲裁,“忙”线无效表示总线未被任一模块占用；,有模块提出总线“请求”。,（1）串联优先级判别法,1、集中仲裁,“允许”信号在链接的模块之间传输，直到提出总线“请求”的那个模块为止。共享总线的各模块按规定的优先级别链接在链路中的不同位置上，越前面的模块优先级越高。当前面的模块要使用总线时，便先发出信号禁止后面的模块使用总线，一旦有模块占用总线后，“允许”信号就不再存在了。,四、总线仲裁,（1）串联优先级判别法,1、集中仲裁,（2）并联优先级判别法,四、总线仲裁,1、集中仲裁,图2-7并联优先级集中仲裁法,由上图可见，有N个模块都可成为主设备，各模块之间是相互独立的，没有任何控制关系。每个模块都有总线“请求”线和总线“允许”线及“忙”信号线，它们都连到仲裁器。,四、总线仲裁,（2）并联优先级判别法：,1、集中仲裁,四、总线仲裁,（2）并联优先级判别法：,1、集中仲裁,仲裁器一般由一个优先级编码器和一个译码器组成。任一模块要使用总线，都要通过“请求”线向仲裁器发出请求。当仲裁器收到某个模块或多个模块发来的请求信号后，先经优先级编码器编码，再由译码器译码产生相应的允许信号，送给请求总线模块中优先级最高的模块。,被选中的模块撤消总线“请求”信号，输出“忙”信号通知各模块。总线的传输结束后，就把“忙”信号撤消，仲裁器也撤消“允许”信号。,四、总线仲裁,（2）并联优先级判别法：,1、集中仲裁,（3）循环优先级判别法,四、总线仲裁,类似于并联优先级判别法，只是其中的优先级是动态分配的，优先级编码器由一个更为复杂的电路代替，使优先级在各模块之间循环移动，故每个模块使用总线的机会是相同的。,1、集中仲裁,2、分布仲裁分布仲裁的仲裁器是分布于多个主设备中的，没有专门的中央仲裁器，其特点是灵活性、可靠性较好，但实现起来比较复杂。如图2-8所示。,四、总线仲裁,四、总线仲裁,2、分布仲裁,图2-8基于优先级的分布仲裁法,各主设备共享X条请求/给予线，每一主设备有一个X位数作为该主设备的仲裁数，它与X条共享的请求/给予线进行译码所得的数相对应，所有想申请总线的主设备都由它们的仲裁机构将各自的X位仲裁数对应地打入到X位的共享请求/给予线上，执行“或”逻辑操作。,四、总线仲裁,2、分布仲裁,四、总线仲裁,2、分布仲裁,每一个分布仲裁机构都将自己的APn值与共享线上的逻辑运算的结果进行比较，如果自己的优先数较低，说明同时有高优先级的主设备在使用总线，自己肯定轮不到，就把自己的X位APn值撤除。,一段时间之后，X位共享线上就剩下当前优先数最高的主设备的值，该主设备的仲裁机构就在总线空闲之后将BUSbusy重新置为有效，宣布占用总线，并通过BG(BUSgrant)线通知获准使用总线的主设备。,四、总线仲裁,2、分布仲裁,五、总线的发展趋势,五、总线的发展趋势,3、功能结构不断调整、更新。,第二节系统总线,一、PC总线,二、PC-AT总线(ISA总线),三、EISA总线,PC机采用开放式的结构，即在底版上设置了一些标准扩展插槽，要扩充PC机的功能，只要设计符合插槽标准的适配器板，然后将板插入插槽即可，这些插槽又称PC总线。,一、PC总线,1、PC总线信号说明：,一、PC总线,在PC/XT机的底版上共有8个插槽(又称PC总线)。(注意：槽J1J7的B8脚是一根备用线，而槽J8该脚为“卡选中”信号，J8一般用来扩充RAM模板),PC总线共有62条信号线，包括8条数据线，20条地址线，26条控制线和8条电源线。插槽引脚序号排列如图2-9所示：,一、PC总线,此插槽提供4种电源（5V、-5V、12V、12V）,一、PC总线,1、PC总线信号说明：,20条地址线允许访问1MB存储空间。当选定I/O设备地址时，A19A16无效，即用16根地址线访问64K的I/O设备。,一、PC总线,1、PC总线信号说明：,MEMR、MEMW：,存储器读、写信号线。,IORIOW：,I/O读、写信号。,ALE：,地址锁存允许。,26条控制线功能说明：,一、PC总线,1、PC总线信号说明：,IRQ2-IRQ7：,6级中断请求信号，是I/O通道上的I/O适配器向中央处理器发出的中断请求信号，采用边沿触发。,一、PC总线,DACK1DACK3：,三条DMA响应线。,DACK0:,DMA通道0总线响应信号，用于控制动态存储器刷新。,1、PC总线信号说明：,三条DMA请求线。,DRQ1DRQ3：,一、PC总线,1、PC总线信号说明：,RESETDRV：,系统总清信号，当加电时，使系统各部件复位或初始化。,一、PC总线,1、PC总线信号说明：,一、PC总线,B8引脚：,在扩展槽J1J7是一根备用线(RESERVED)，在扩展槽J8为“卡选中”信号(CARDSLCTD)。,当J8槽上的适配器被选中时该引脚为低电平，向系统表示此卡被选中，以便CPU读写J8槽上的适配器，该引脚和J1J7的备用引脚连在一起，但系统不使用它。该信号线应该用集电极开路器件驱动。J8一般用来扩充RAM模块。,1、PC总线信号说明：,总线的负载能力即驱动能力，是指当总线上接上负载（接口设备）后必须不影响总线输入/输出逻辑电平。,一、PC总线,2.PC总线的负载能力：,对输出信号，当输出低电平时要吸收电流，这时负载能力IOL就是指当它吸收了规定电流时仍能保持逻辑低电平；输出高电平的负载能力IOH是指当输出电流（流向负载）超过规定值时，输出逻辑电平会降低，甚至会变到阈值以下。PC总线驱动能力列于下表：,一、PC总线,2.PC总线的负载能力：,一、PC总线,2.PC总线的负载能力：,对于输入信号，系统总线就成了I/O插件板的负载。,一、PC总线,2.PC总线的负载能力：,当输入低电平时，总线向插件板灌入电流，要求插件板灌入IIL后还能向总线输出一个正确的高电平；,当输入高电平时，接口驱动电路向总线接收电路提供IIH时，还不至于改变逻辑电平。,下表是PC总线输入信号的负载能力：,一、PC总线,2.PC总线的负载能力：,当总线上所接负载超过总线的负载能力时，必须在总线和总线之间加接缓冲器或驱动器，最常用的是三态缓冲器，其作用是驱动(使信号电流加大，可带动更多负载)和隔离(减少负载对总线信号的影响)。,一、PC总线,2.PC总线的负载能力：,二、PC/AT总线：亦即ISA(工业标准)总线,这是IBMPC/AT机中使用的16位的总线体系结构。它保持了PC总线的62个引脚信号(以便原先的PC/XT适配器板可以插在AT机的插槽上)。又增加了一个延伸的36引脚插槽，即ISA总线设计成前62引脚和后36脚的插座。,前62脚的信号分布和功能含义大致与PC总线相同，仅作了两处修改，后36脚设置了8位数据线(高字节)、高七位地址线，控制存贮器和I/O设备的读写，并增加了若干中断和DMA控制线、电源和地线等。引脚排列如图2-10所示：,二、PC/AT总线：亦即ISA(工业标准)总线,图2-10a)ISA前62脚,二、PC/AT总线：亦即ISA(工业标准)总线,图2-10b）ISA后36脚,该总线标准为数据宽度为16位、工作频率为8MHz，传输率最高为8MB/s。实际上，ISA总线仍为许多大公司在它的32位机中采用，但在这种系统中为了发挥32位微处理器的性能，往往把主板上的存储器直接连到CPU的芯片总线上，而ISA总线仅作为扩展I/O模块的总线。如图2-11所示：,二、PC/AT总线：亦即ISA(工业标准)总线,二、PC/AT总线：亦即ISA(工业标准)总线,三、EISA总线（扩展工业标准总线）,EISA是ISA总线的扩展，并完全兼容。它是支持多处理器的高性能32位标准总线。,数据总线由16位变为32位，地址线由24位变为32位，可寻址4GB的物理地址空间。,EISA有198个引脚，总线扩展槽的插脚分上、下两层，上层是原ISA总线的连线，下层是EISA总线新增信号的连线(100=62+38)。,第三节通信总线,一、RS-232C总线,二、Centronics总线,三、IEEE-488总线,第三节通信总线,通信总线又称外部总线，它用于微型机算计之间、微型计算机与远程终端、微型机与外设之间，以及微型计算机与测量仪器仪表或控制装置之间的通信。通信总线有并行总线和串行总线。它们在计算机网络、自动测试系统、微型机工控系统中得到广泛的应用。下面介绍几种较常用的通信总线。,2020/5/22,计算机接口技术,68,*串行通信的术语同步与异步通信方式同步方式：通信双方用统一时钟控制通信过程,信息传输组成数据包(数据帧)。每帧头尾是控制代码,中间是数据块，可有数百字节。不同的同步传输协议有不同的数据帧格式。数据帧包头数据块包尾,串行通信,2020/5/22,计算机接口技术,69,*串行通信的术语同步与异步通信方式同步方式：(续)包头由同步字符、控制字符、地址信息等组成。包尾由校验码、控制字符等组成。同步串行数据传输过程中数据间不允许多间隙，数据供不上时接口自动插入同步字符。,串行通信,2020/5/22,计算机接口技术,70,*串行通信的术语同步与异步通信方式异步方式:通信双方无统一时钟同步，传送的信息以一个字符数据为单位，开头与结尾均有特别的位码供接收方识别，信息格式双方事先约定。LSB1/0MSB异步接收接口提供一个外部时钟Tc，数据位间隔Td,Tc=Td/K,K为波特率因子，波特率为每秒传送多少信息位。,Start,data,Stop,parity,一、RS-232C总线,RS-232C是一种串行通信总线，是数据终端设备(DTE)和数据通信设备(DCE)之间的接口标准。在微机系统中应用十分广泛，可以说是微型计算机必备的接口总线。,一、RS-232C总线,RS-232C总线共有25根，包含主、辅两个通道，可进行全双工通信。实际应用中，多数只用主通道，且只用其中的几根信号线（39跟）。,一般不超过15m，通常两台计算机的近距离通信可通过RS-232C接口连接起来。当通信距离大于15m是应考虑加接Modem。,1）信号线少：,2）传输距离远：,1、RS-232C总线的主要特点,一、RS-232C总线,4）抗干扰能力强、采用负逻辑：,1、RS-232C总线的主要特点,3）可供选择的传输速率多：,RS-232C规定的标准传送速率有：50、75、110、150、300、600、1200、2400、4800、9600、19200波特。可以灵活地使用于不同速率的设备。,一、RS-232C总线,2、RS-232C总线信号定义,RS-232C接口通向外部的连接器(插针和插座)是一种标准的“D”型保护壳保护的DB-25或DB-9插头。如下图所示：,图216RS-232C连接器引脚分配图,一、RS-232C总线,a)DB-25型,b）DB-9型,一、RS-232C总线,2、RS-232C总线信号定义,25个插脚仅定义22个，这22个信号分为两个信道组：一个主信道组和一个辅信道组。下表是RS-232C连接器引脚号功能定义：,一、RS-232C总线,一、RS-232C总线,2、RS-232C总线信号定义,数据发送引脚，在不传输数据时，异步通信接口维持该引脚为逻辑“1”。,TXD(引脚2)：,大多数微机通信系统仅用主信道组，且通常仅使用其中的9根引脚。这9根引脚信号分为两类：（1）基本的数据传输引脚：,一、RS-232C总线,(2)Modem的控制和状态引脚,从计算机通过RS-232C接口送给Modem的控制引脚：,2、RS-232C总线信号定义,GND（引脚7）：,信号地，为所有电路提供参考电压。,数据接收引脚。,RXD（引脚3）：,一、RS-232C总线,2、RS-232C总线信号定义,RTS（引脚4）：,请求发送引脚，输出，用,数据终端准备完毕引脚，,DTR（引脚20）：,输出。用于通知Modem，计算机已准备好，可以通信了。,于通知Modem，计算机请求发送数据。,一、RS-232C总线,2、RS-232C总线信号定义,从Modem通过RS232C接口送给计算机的状态信息：,数据通信设备准备就绪，,DSR（引脚6）：,输入，用于通知计算机，Modem准备好了。,CTS（引脚5）：,允许发送，输入，用于,通知计算机，Modem可以接收数据了。,一、RS-232C总线,2、RS-232C总线信号定义,DCD(引脚8)：,数据载体检测引脚，输入，用于通知计算机，Modem与电话线另一端的Modem已经建立联系。,从Modem通过RS232C接口送给计算机的状态信息：,一、RS-232C总线,3、RS-232C总线的用法,(1)近距离通信即不通过电话线进行远程通信则不需要使用DCE（数据通信设备，如调制解调器），而直接把DTE（数据终端设备，如计算机终端显示器）连接起来。因为此时调制解调器已退化成一个线路交叉，不起任何作用了，故称为零调制解调器。,一、RS-232C总线,3、RS-232C总线的用法,通信双方是永远准备好接收的DTE,可以利用上面所列出的9根信号线进行多种不同的连接，满足不同场合的要求。,(1)近距离通信,这种情况不必用联络信号。连接最简单，如图2-16所示，仅用了3根线。,一、RS-232C总线,3、RS-232C总线的用法,图217最简单连接,(1)近距离通信,一、RS-232C总线,3、RS-232C总线的用法,图217最简单连接,也可将控制线和自身的状态线连接起来,(1)近距离通信,一、RS-232C总线,3、RS-232C总线的用法,如果通信双方都不是永远准备好接收的DTE可用Modem有关的控制线和状态来作为双方的,(1)近距离通信,联络信号,如下图：,图218用Modem控制状态信号握手,一、RS-232C总线,3、RS-232C总线的用法,(1)近距离通信,c)收方，通过DTR（数据终端准备好）向发方请求发送；,握手过程：,a)发方，RTS变为有效，请求发送；,b)收方，DCD状态改变，通知CPU，对方要发送数据了；,d)发方，CTS（允许发送）有效，发送信息。,一、RS-232C总线,3、RS-232C总线的用法,若有一方永远处于准备好接收的状态,如计算机B是永远准备接收好的DTE,可按下图连接：,(1)近距离通信,一、RS-232C总线,3、RS-232C总线的用法,(1)近距离通信,一、RS-232C总线,3、RS-232C总线的用法,在发送端，RTS与自身的CTS相连，只要RTS有效，便使允许发送CTS有效，因此发送端随时可以发送。,在接收端，DTR与自己的DSR和DCD相连,只要DTE有效，便使DSR和DCD有效，从而使接收线路畅通。,(1)近距离通信,一、RS-232C总线,3、RS-232C总线的用法：,（2）远距离通信如果要进行远距离通信，可以将数据终端设备DTE通过RS-232C接口和数据通信设备DCE（如Modem）连接起来，再通过电话线和远程的设备进行通信，具有Modem设备的远距离通信的连接如下图所示：,一、RS-232C总线,3、RS-232C总线的用法：,（2）远距离通信,二、Centronics总线,Centronics总线是用于计算机与打印机或绘图仪的连接,它是一种并行通信总线,总线由36条信号组成。该总线传输速率高，传输距离最长为2M。在使用扁平线传输时，每两条数据线之间夹一条地线，可较好地克服数据间的干扰。36根信号线的安排表示如下：,二、Centronics总线,主要信号说明：,二、Centronics总线,二、Centronics总线,二、Centronics总线,二、Centronics总线,这种总线未经标准化组织确定，所以不同厂家对引脚定义可能略有区别。目前经常采用25线简化的Centronics总线。例如PC系列机的并行接口就是采用25芯的Centronics总线标准。（见PC系列机的并行打印机接口章节中的说明）,三、IEEE-488总线,IEEE-488总线原先是HP公司制定的，所以也称HP-IB。后来美国电机与电子工程师学会（IEEE）以IEEE-488标准总线予以推荐，而后国际电工委员会（IEC）也对该总线进行认可与推荐，定名为IEC-IB或IEC-625总线，后来也称GP-IB，即通用接口母线（GenerelPurposeInterfacebus),三、IEEE-488总线,它是当前工业上应用最广的通信总线之一。当用IEEE-488标准建立一个由计算机控制的自动测试系统，不需增加其它控制电路，只要把含有这种GP-IB接口的智能仪器，通过无源电缆直接连接起来即可。,三、IEEE-488总线,（二）母线结构,（三）消息及其编码,（一）IEEE-488总线的基本特性,（四）接口功能的设置,（五）接口功能的实现,1、接口功能：共有十种接口功能，后面具体介绍。,2、可连接的器件数：最多不超过15台(受发送器负载能力48mA的限制)。,（一）IEEE-488总线的基本特性,3、联接方式：母线式并联，器件间可直接“对话”。,4、母线的构成：16条信号线，其中8条数据，3条挂钩线，5条管理线。插口有两种标准：24线/25线。可通过一种转换接口实现变换。,（一）IEEE-488总线的基本特性,5、地址容量：单字节地址为31个讲地址和31个听地址。可扩展为双字节地址。有961个（31X31）讲地址和961个听地址。每次只能有一个讲者，但听者可达14个。,6、信息传送方式：并行比特、串行拜特。采用三线挂钩技术；保证信息实现双向异步传递。,（一）IEEE-488总线的基本特性,7、数传距离：最大传输距离为20M，或者器件数乘分段电缆长度总和不超过20M。,（一）IEEE-488总线的基本特性,9、控制转移：系统中的控制器称为控者，可有多个控者，这时必须指定一个为“系统控者”，其它为“负责控者”（执行某项具体任务的控者），负责控者可视情况实行转移。,8、数传速率：1M字节/s。,10、消息逻辑：在母线上采用正电平、负逻辑：高电平（+2V）：为逻辑“0”低电平（0.8V）：为逻辑“1”,（一）IEEE-488总线的基本特性,11、适用环境：实验室和生产测试环境。,（二）母线结构：,1、数据母线：,16条信号线按其功能可分为三组：,（二）母线结构,DAV(数据有效)：当DAV为低电平(逻辑“1”)，表示DIO线上数据有效，听者可以接收。,NRFD(未准备好接收数据)：当NRFD处于高电平，表示全部指定的“听者”都已准备好接收数据。,2、挂钩母线（三条）,（二）母线结构：,NDAC（未接收数据）：当NDAC处于高电平，向讲者表示，一切指定的“听者”均已接收到数据。,2、挂钩母线（三条）,三线挂钩过程如下图所示：,图221三线挂钩过程图,（二）母线结构,3、接口管理母线（五条）,（二）母线结构,当REN=0时，器件必处于本地方式。,3、接口管理母线（五条）,REN（远控可能）线：控者以此信号线来选择器件处于远地或本地方式。,SRQ（服务请求）线：配有服务请求功能的器件，可以使此线变低，向控者提出服务请求。,当REN=1时，器件可能处于远控。,（二）母线结构,3、接口管理母线（五条）,EOI（结束或识别）线：,（二）母线结构,24芯插座引脚安排图：,单线消息：用一根信号线来传递的消息,多线消息：用多根信号线来传递的消息,（三）消息及其编码,按使用信号线的数目来分：,1、消息的分类：,（三）消息及其编码,1、消息的分类：,按信号传递的路径来分：,（三）消息及其编码,1、消息的分类：,按消息的用途来分：,（三）消息及其编码,1、消息的分类：,器件消息包括：数据拜特，程控指令和状态拜特，它均由器件的讲功能发出的，(这类消息无统一编码，由设计者自己选择，只要求能被有关器件识别即可。)接口消息有单线(如上所述ATN、DAC、IFC、REN、SRQ、RFD等都有专用线传递)，也有多线。,（三）消息及其编码,通令：是控者对一切器件发出的命令。,指令：是控者对一切指定为听者的器件而发出的命令。,1、消息的分类：,当ATN=1时，DIO线上的消息即为多线接口消息，它包括通令、指令、地址、副令或副地址，它们都按一定的格式编码。,（三）消息及其编码,副令或副地址：是对主令或主地址的补充。,1、消息的分类：,地址：有讲地址和听地址、对一切器件而言。,（三）消息及其编码,IEEE-488接口采用了ISO国际标准七比特字符编码（相当于ASCII码），下面给出部分远地接口消息编码表。,2、消息的编码：,（三）消息及其编码,2、消息的编码：,（三）消息及其编码,上表可见，地址消息有5位可编码，为了灵活方便使用，通常在仪器的后盖板装有地址开关，设定仪器的地址。,3、器件的地址：,(四)接口功能的设置,1、控功能（C）,使器件能向其它器件发送地址、通令和指令，控制系统的运行，还具有引导并行点名的能力。,共设置了十种功能：,2、讲功能(T)/扩大讲功能(TE),使器件具有通过接口向其它器件发送数据，或与SR功能共同响应串行点名时序的能力。,(四)接口功能的设置,3、听功能(L)/扩大听功能(LE),当器件被寻址为听者时，具有通过接口从另一个器件那里接受数据的能力。,(四)接口功能的设置,以上五种是主要的接口功能。,(四)接口功能的设置,7、并行点名功能（PP）,6、服务请求功能（SR）,使器件能够向控者异步地提出服务请求。,使器件不必被寻址为讲者，就能对控者的并行点名时序作出响应。,(四)接口功能的设置,9、器件触发（DT）,使器件能在两种输入消息源本地(由面板控制来的消息)和远地(由接口来的消息)作出选择。,使器件能单独或成群地开始动作。,8、远地/本地功能(RL),(四)接口功能的设置,一台仪器并不是一定要具备全部的十种功能。,使器件能单独或成群地恢复到起始状态。,10、器件清除（DC）,上述十种接口功能，每一种都有若干个状态，所以这些接口功能是由一些时序逻辑电路构成的。可用通用集成电路设计，也可用软件来实现，现在已有多种专用的可实现GP-IB接口功能的芯片，如MC68488、Intel的8291、8292等。,（五）接口功能的实现,MC68488是美国摩托罗拉公司研制的GP-IB接口芯片,称为通用接口适配器，缩写成GPIA，它具备除控功能之外的其它九种GP-IB接口功能。,1、GPIA引出线功能,2、GPIA内部寄存器功能,（五）接口功能的实现,3、8051与MC68488接口电路设计,4、接口管理程序的设计,GPIA共有40条引出线，排列如图2-22所示：,（五）接口功能的实现,1、GPIA引出线功能,图2-22GPIA引出线排列,（五）接口功能的实现,1、GPIA引出线功能,(1)、连接到微处理器系统的引出线,由微处理器产生，规定数据总线传送数据方向：,（五）接口功能的实现,1、GPIA引出线功能,(1)、连接到微处理器系统的引出线,1、GPIA引出线功能,(1)、连接到微处理器系统的引出线,（五）接口功能的实现,（五）接口功能的实现,表2-23寄存器选择,（五）接口功能的实现,1、GPIA引出线功能,(1)、连接到微处理器系统的引出线,a、复位中断屏蔽、并行点名、串行点名、数据输入和数据输出寄存器。,b、GPIA处于不讲/不听状态。,c、清除地址寄存器和地址方式寄存器。,（五）接口功能的实现,1、GPIA引出线功能,(1)、连接到微处理器系统的引出线,d、辅助命令寄存器中除b7=1外，其余各位均被复位。,DMA控制信号：,DMARequest：输出，DMA请求信号。DMAGrant：输入，DMA响应信号。,（五）接口功能的实现,1、GPIA引出线功能,(1)连接到微处理器系统的引出线,仪器的地址开关S1S7经三态缓冲器连接到数据总线，如图2-24所示。,（五）接口功能的实现,1、GPIA引出线功能,(1)连接到微处理器系统的引出线,图2-24地址开关,时钟信号CLK(输入),MC68488工作需要外加时钟信号配合，它的最高频率为1MHz。,（五）接口功能的实现,1、GPIA引出线功能,(1)、连接到微处理器系统的引出线,(2)连接到GP-IB系统的引出线,（五）接口功能的实现,1、GPIA引出线功能,当RFD信号进入高电平时，表示所有的接收器都已做好接收数据的准备。当发送器发出DAV(低点平)信号时表示数据已有效。当DAC(相当于NDAC)信号进入高电平时指出所有的接收器都已接收数据。,（五）接口功能的实现,1、GPIA引出线功能,(2)连接到GP-IB系统的引出线,用来向控者发送服务请求信号，低电平有效。,当ATN=1(低电平)时，GPIA接收接口消息；当ATN=0(高电平)时，GPIA接收或发送仪器消息。,（五）接口功能的实现,1、GPIA引出线功能,(2)连接到GP-IB系统的引出线,使听功能和讲功能置于LIDS和TIDS态，且复位其它接口功能。地址寄存器内容不受IFC命令影响。,远控可能线REN(输入),（五）接口功能的实现,1、GPIA引出线功能,(2)连接到GP-IB系统的引出线,（五）接口功能的实现,1、GPIA引出线功能,(2)连接到GP-IB系统的引出线,在听者、仪器清除、仪器触发等功能时，两信号均为低电平。,在讲者、串行点名时，两信号均输出高电平。,（五）接口功能的实现,1、GPIA引出线功能,(2)连接到GP-IB系统的引出线,如下图2-25所示：,（五）接口功能的实现,1、GPIA引出线功能,(2)连接到GP-IB系统的引出线,图2-25MC68488与MC3448A的连接,2、GPIA内部寄存器功能,GPIA内部有15个可编程寄存器，如表2-26所示：,（五）接口功能的实现,（五）接口功能的实现,表2-26GPIA寄存器功能,(1)数据输入寄存器R7R,当GPIA处于听者工作状态时，GP-IB系统总线上的数据锁存于8位输入寄存器R7R。在微处理器读取R7R的内容后，DAC线变为高电平，表示已收到数据。,2、GPIA内部寄存器功能,（五）接口功能的实现,(2)数据输出寄存器R7W,锁存由微处理器写入的数据。当GPIA处于讲者工作状态时，数据发送到GP-IB系统总线上。,（五）接口功能的实现,2、GPIA内部寄存器功能,(3)命令通过寄存器R6R,是一个没有锁存作用的8位口，可读取GP-IB系统总线上的信息。用来传送那些不能被接口译码，因而不能自动引起中断的命令和副址，供CPU判断和处理。,（五）接口功能的实现,2、GPIA内部寄存器功能,(4)并行点名寄存器R6W,GPIA采用本地编组的PP2子集，CPU首先把并行点名响应消息(PPR)写入该寄存器。当GPIA进入并行点名工作状态(PPAS)时把R6W内的PPR消息送上GP-IB系统总线。,（五）接口功能的实现,2、GPIA内部寄存器功能,(5)串行点名寄存器R5R/W,用于锁存混合状态字节，可由CPU读/写。当仪器请求服务时，CPU把请求服务的本地消息(rsv)位置“1”，GPIA的SR功能进入SRQS(服务请求状态)。当控者发起串行点名时,GPIA把其中的混合状态字节发往GP-IB总线。,（五）接口功能的实现,2、GPIA内部寄存器功能,(6)地址开关寄存器R4R,该寄存器不在GPIA内部。当微处理器读R4R时，发出ASE信号，读入地址开关状态，低五位规定了仪器的地址，另三位是用户自定义位。,（五）接口功能的实现,2、GPIA内部寄存器功能,(7)地址寄存器R4W,主要功能是锁存本仪器的主地址。主地址可读自地址开关，也可由软件规定。,lsbe:置位时使能双重主地址模式。,dal:置位时禁止本仪器成为听者。,dat置位时禁止本仪器成为讲者。,AD1AD5：仪器主地址。,（五）接口功能的实现,2、GPIA内部寄存器功能,(8)辅助命令寄存器R3R/W,（五）接口功能的实现,2、GPIA内部寄存器功能,(8)辅助命令寄存器R3R/W,（五）接口功能的实现,2、GPIA内部寄存器功能,（五）接口功能的实现,(8)辅助命令寄存器R3R/W,2、GPIA内部寄存器功能,(8)辅助命令寄存器R3R/W,（五）接口功能的实现,2、GPIA内部寄存器功能,（五）接口功能的实现,(8)辅助命令寄存器R3R/W,2、GPIA内部寄存器功能,(8)辅助命令寄存器R3R/W,（五）接口功能的实现,2、GPIA内部寄存器功能,（五）接口功能的实现,(8)辅助命令寄存器R3R/W,2、GPIA内部寄存器功能,（五）接口功能的实现,(8)辅助命令寄存器R3R/W,2、GPIA内部寄存器功能,(8)辅助命令寄存器R3R/W,（五）接口功能的实现,2、GPIA内部寄存器功能,RFD、DAV、DAC：这些位与相应的挂钩线具有相同的状态，微处理器只能读这些位。,(8)辅助命令寄存器R3R/W,（五）接口功能的实现,2、GPIA内部寄存器功能,(9)地址状态寄存器R2R,ma：置位时表示已收到我的地址。,to：置位时表示GPIA处于只讲模式。,lo：置位时表示GPIA处于只听模式。,（五）接口功能的实现,2、GPIA内部寄存器功能,LACS：当GPIA处于听者作用态时置位。,(9)地址状态寄存器R2R,（五）接口功能的实现,2、GPIA内部寄存器功能,TACS：当GPIA处于讲者作用态时置位。,(10)地址方式寄存器R2W,（五）接口功能的实现,2、GPIA内部寄存器功能,to：该位写“1”后，规定接口处于只听模式。,lo：该位写“1”后，规定接口处于只讲模式。,(10)地址方式寄存器R2W,（五）接口功能的实现,2、GPIA内部寄存器功能,apte：,写“1”后，使接口处于扩展寻址方式。,(10)地址方式寄存器R2W,（五）接口功能的实现,2、GPIA内部寄存器功能,(11)命令状态寄存器R1R,REM：设备处于远地方式时，该位置位。,（五）接口功能的实现,2、GPIA内部寄存器功能,(11)命令状态寄存器R1R,（五）接口功能的实现,2、GPIA内部寄存器功能,(11)命令状态寄存器R1R,（五）接口功能的实现,2、GPIA内部寄存器功能,(12)中断状态寄存器R0R,当出现任一中断事件时，该寄存器的相应位置位。,BO：,在讲作用态，数据输出寄存器R7W因输出数据而“空”时，该位置位；在微处理器向R7W写入新数据后，该位复位。,（五）接口功能的实现,2、GPIA内部寄存器功能,(12)中断状态寄存器R0R,（五）接口功能的实现,2、GPIA内部寄存器功能,CMD：当满足下列关系时该位置位。,(12)中断状态寄存器R0R,（五）接口功能的实现,2、GPIA内部寄存器功