嵌入式系统设计与实例开发PPT幻灯片课件

嵌入式系统设计和实例开发ARM和C/OS-II基本概念和设计方法，冯诺依曼体系结构和哈佛体系结构CISC和影响CPU性能的RISC因素存储系统I/O接口，I .嵌入式系统硬件基础，典型嵌入式系统基本组成-硬件，1.1冯诺依曼体系结构模型，指令寄存器，控制器，数据通道，输入，输出，中央处理器，程序，指令0，指令1，指令2，指令3，指令4，数据，数据0，数据1，数据2，数据2，1.2哈佛体系结构，指令寄存器，控制器数据通道、输入、输出、中央处理器、程序存储器、指令0、指令1、指令2、数据存储器、数据0、数据1、数据2、地址、指令、地址、数据、1.3CISC和RISC、CISC:ComplexscriptionSetComputer有大量的指令和寻址方法8/2原理：80%的程序只使用20%的指令，大多数程序只能用少量的指令运行。 精简指令集(ReducedInstructionSetComputer)只包含信道中最有用的指令，以确保数据信道快速执行每条指令，使CPU硬件结构的设计更简单。1.4影响CPU性能的因素：流水线、超标量和高速缓存。流水线技术：可以并行执行多条指令，提高中央处理器的运行效率。内部信息流需要流畅的流程，解码，提取，执行加法，解码，提取，执行子，解码，提取，执行cmp，时间，加法，子，Cmp，超标量执行，超标量执行：超标量处理器采用多流水线结构，执行1，预取，指令缓存，解码2，解码1，执行2，执行1，预取，解码2，解码1，执行2，流水线1，流水线2，数据，缓存)，1，为什么微处理器使用缓存的时钟频率比内存的速度快得多？缓存可以提高内存的平均性能。2.高速缓存的工作原理高速缓存是一个小的，快速的内存，它存储一些主要内存内容的副本。中央处理器、高速缓存控制器、高速缓存、主存储器、数据、数据、地址、总线和总线桥、1.5存储器系统、随机存取存储器：随机存取存储器、静态随机存取存储器：动态随机存取存储器1)静态随机存取存储器比动态随机存取存储器快2)静态随机存取存储器比动态随机存取存储器消耗更多的功率3)动态随机存取存储器存储密度比静态随机存取存储器高得多4)动态随机存取存储器要求定期刷新只读存储器：闪存：闪存、静态随机存取存储器和动态随机存取存储器1)静态随机存取存储器2)动态随机存取存储器、随机存取存储器、随机存取存储器、ADDR、数据、随机存取存储器、随机存取存储器、随机存取存储器液晶存储器接口设备接口，如通用串行总线、通用串行总线、通用串行总线，每个人生活中常见的与通用串行总线相关的东西有：u盘、移动硬盘、非驱动MP3(u盘)的USB接口键盘、鼠标、打印机、数码相机.即插即用，热插拔，系统无需重启即可工作，易于扩展(127) USB2.0，以低成本实现高达480Mb/s的传输速率(USB1.1全速设备可达到12Mb/s)统一接口标准，端口供电，典型的通用串行总线通信系统，主机系统，集线器，设备，D，设备，应用软件驱动程序，Win接口芯片，HUB，u盘，其他，数据采集器，嵌入式处理器驱动代码主机芯片，HUB，u盘，其他，数据采集器，通用系统型号嵌入式系统应用，第二，嵌入式系统软件基础，操作系统分类嵌入式实时操作系统前台和后台多任务处理，任务优先级，调度非抢占和抢占，可重入函数，3.1操作系统分类，(1)顺序执行系统：系统只包含一个程序，独占了中央处理器的运行时间。 程序按语句顺序执行。在执行完成之前，其他程序无法开始运行。如DOS操作系统。(2)分时操作系统：多个程序可以同时在系统中运行，将中央处理器的时间按顺序分成几个部分，每个部分执行不同的程序。例如，UNIX(3)实时操作系统：系统中运行多个程序，每个程序都有不同的优先级。只有优先级最高的任务才能控制中央处理器。根据实时分类，系统实时性强，系统响应时间以毫秒或微秒计(数控机床)；在一般的实时系统中，系统响应时间在几毫秒到几秒的数量级，并且实时要求低于强实时系统(电子菜单查询)。弱实时系统，其系统响应时间约为几十秒或更长(工程机械)。(1)轮询循环)最简单的软件结构是循环轮询。该程序依次检查系统的每个输入条件，一旦条件成立，就进行相应的处理。初始化()而(真)如果(条件_1)动作_ 1()；if(条件_ 2)action _ 2()；if(condition _ n)acition _ n()；，按软件结构分类，2)事件驱动系统：(事件驱动系统)事件驱动系统是可以直接响应外部事件的系统。它包括前端和后端、实时多任务、多处理器等。它是嵌入式实时系统的主要形式。应用程序是一个无限循环，在其中调用相应的函数来完成相应的操作。这一部分可以视为背景。中断服务程序处理异步事件，这可以被视为前台行为。后台也可以称为任务级，前台也称为中断级。例如，许多基于微处理器的产品都设计有前端和后端系统，如微波炉、电话、玩具等。从省电的角度来看，微处理器平时处于关机状态，一切都是通过中断服务来完成的。在系统(后台循环、前台中断)、ISR、ISR、后台前台、ISR、时间、之前和之后，代码的关键区域也称为关键区域，是指在处理过程中不可分割的代码。一旦这部分代码开始执行，就不允许中断。中断必须在进入关键区域之前关闭，中断必须在执行关键区域代码之后立即开启(在任务切换期间，寄存器堆栈保护，如地址、指令、数据等)。)。代码的关键领域，多任务(任务、进程和线程)，任务，也称为线程，是一个简单的运行程序。每个任务都是整个应用程序的一部分。每个任务都有一定的优先级，有自己的一组CPU寄存器和自己的堆栈空间。多任务操作的实现实际上依赖于中央处理器在许多任务之间进行切换和调度。只有一个中央处理器，轮流为一系列任务之一服务。多任务可以最大限度地提高CPU利用率并模块化应用程序。在实际应用中，多任务处理的最大特点是开发人员可以对复杂的应用(时钟、位图、USB、KEY)进行分层和合成。在多任务系统中，内核负责管理每个任务，或者为每个任务分配CPU时间，并负责任务之间的通信。内核提供的基本服务是任务切换。内核本身也增加了应用程序的额外负载，代码空间增加了只读存储器的数量，内核本身的数据结构增加了随机存取存储器的数量。内核本身占用的CPU时间通常在2到5个百分点之间。调度程序是内核的主要职责之一，它决定运行哪个任务。大多数实时内核基于优先级调度。根据任务的重要性，每个任务都有一定的优先级。基于优先级的调度意味着CPU总是让处于就绪状态的优先级最高的任务首先运行。任务优先级、静态优先级应用程序执行期间所有任务的优先级保持不变，这称为静态优先级。在静态优先级系统中，任务及其时间限制在程序编译时是已知的。在动态优先级应用程序的执行过程中，任务的优先级是可变的，这称为动态优先级。实时内核应该避免优先级反转的问题。优先级反转信号量信号量是由EdgserDijkstra在20世纪60年代中期发明的。信号量实际上是一种契约机制，通常用于多任务内核。信号量用于控制共享资源的使用权(满足互斥条件)来标记事件的发生，因此两个任务的行为同步信号和信号量在英语中被称为信号量，没有区别。相反，信号量有两种类型：二进制和计数、死锁或死锁，死锁也称为死锁，死锁是指两个任务无限期地等待彼此控制的资源。假设任务T1专用于资源R1，任务T2专用于资源T2，此时T1专用于R2，T2专用于R1，因此没有任务可以继续执行，导致死锁。防止死锁的最简单方法是让每个任务首先获得所有需要的资源，然后为下一步以相同的顺序申请多个资源。释放资源时使用相反的顺序。本节总结了、1、3、2、4、嵌入式系统硬件基础、嵌入式BSP基本概念、嵌入式系统软件基础、嵌入式系统设计方法、5、嵌入式设计方法示例、嵌入式系统软硬件框架、基于知识平台的开发方法、嵌入式系统设计步骤和系统需求分析：确定设计任务和设计目标，提取设计规范作为正式的设计指导和验收标准。系统需求通常分为功能性需求和非功能性需求。功能需求是系统的基本功能，如输入输出信号、运行模式等。非功能性需求包括系统性能、成本、功耗、体积、重量和其他因素。架构设计：描述系统如何实现所描述的功能性和非功能性需求，包括硬件、软件和执行设备的功能划分，以及系统软硬件的选择。一个好的架构是成功设计的关键。软硬件协同设计：基于该体系结构，对系统的软硬件进行了详细设计。为了缩短产品开发周期，设计往往是并行的。应该说，嵌入式系统设计的大部分工作集中在软件设计上。面向对象技术、软件构件技术和模块化设计是现代软件工程中常用的方法。系统集成：将系统的软件、硬件和执行设备集成在一起，调试、发现和改进单元设计过程中的错误。系统测试：测试设计的系统，看它是否满足规范中给出的功能要求。嵌入式开发工具和开发环境、嵌入式软件开发过程、开发平台介绍、几种常用的开发方法、指令集模拟器、一种利用PC机端仿真开发软件仿真和调试的方法。驻留监控软件驻留监控程序运行在目标板上，PC机调试软件可以通过并口、串口和网络口与之交互，完成程序执行、内存和寄存器读写、断点设置等任务。JTAG仿真器通过ARM芯片的JTAG边界扫描端口与ARM内核通信，不占用目标板资源，是目前使用最广泛的调试方法。在线仿真器使用仿真头代替目标板上的中央处理器，可以完全模拟ARM芯片的行为。然而，结构更复杂，价格昂贵。它通常用于ARM硬件开发。需求分析与评估功能定义，软硬件选型概要设计，软硬件划分，软硬件协同详细设计，集成，调试，维护和升级，设计步骤，谢谢，嵌入式系统设计与实例开发ARM和C/OS-II基于ARM的硬件系统结构设计，本节总结，1，3，2，5，4，6，基于ARM的硬件系统架构，内存接口设计，网络接口设计，I/O接口设计，人机交互接口设计，其他通信接口设计，基于ARM的硬件设计，主要介绍嵌入式硬件开发平台架构外围存储器接口设计方法人机交互接口设计如键盘和液晶显示器触摸屏以太网设计CAN总线设计三星3C44B0x和三星3C44B0x微处理器性价比高为了降低系统总成本和外围设备，该芯片还集成了以下组件：8kb高速缓存、外部存储器控制器、液晶控制器、4个DMA通道、2通道UART、1个多主I2C总线控制器、1个IIS总线控制器、5通道PWM定时器和1个内部定时器、71个通用I/O端口、8个外部中断源、实时时钟、8通道10位ADC等。基于ARM的嵌入式硬件平台架构，芯片架构，S3C44B0X存储系统的特点，支持数据存储的大/小端选择(通过外部引脚选择)地址空间：8个存储体，每个存储体最高32Mb，总共最高256Mb。可以更改对所有存储体的访问大小(8位/16位/32位)。在8个存储体中，存储体0-存储体5可以支持只读存储器和静态存储器；存储体6和存储体7可以支持只读存储器、静态随机存取存储器、可编程逻辑器件/可编程只读存储器/可编程只读存储器等。7个存储体的起始地址是固定的，1个存储体的起始地址是可变的。复位S3C44B0X的存储器映射表、系统的存储器空间分配、Bank0:两个512KFlash以及系统引导程序。系统通电并复位后，电脑指针会自动指向存储体0的第一个单元，以引导系统。Bank1:K9F2808(三星16兆字节闪存)，非线性寻址。具体时间请参考K9F2808数据库2:USBN9603。USB设备接口芯片，占用系统外部中断0。8位数据总线。组3和组4未连接到设备。银行5: RTL 8019AS，ISA总线兼容的10M以太网(PHY+MAC层)控制芯片可用于扩展。1，16位数据总线占用系统的外部中断，存储体6: SDRAM，起始地址0 xC000000。在软件无线电存储器中，第一个512千字节的空间被划分并用作系统的液晶显示器缓冲器(液晶显示器可以通过更新其中的数据来更新)。系统的程序存储空间从0 xC080000开始。也就是说，当引导系统时，您需要将system.bin文件复制到从0 xC080000开始的地址空间，并将电脑指针指向0 xC080000。银行7:不使用。您可以扩展另一个特别提款权或其他外围设备。系统的同步串行端口(SIO)连接到触摸屏控制芯片FM7843(与ADS7843完全兼容)。在同步串行端口上，其他芯片也可以扩展。输入输出端口控制设备的芯片选择信号(CS)，以防止设备冲突。注意：在系统的扩展接口上，A0连接到S3C44B0X的地址1，以下地址按顺序向后移动。本节总结了，1，3，2，5，4，6，基于ARM的硬件系统架构，内存接口设计，网络接口设计，I/O接口设计，人机交互接口设计，其他通信接口设计，S3C44B0X与FLAS