燕山大学EDA课程设计电子日历_第1页
燕山大学EDA课程设计电子日历_第2页
燕山大学EDA课程设计电子日历_第3页
燕山大学EDA课程设计电子日历_第4页
燕山大学EDA课程设计电子日历_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

燕 山 大 学EDA课程设计报告书姓名： 班级： 学号： 日期： 一、 设计题目：电子日历二、 设计要求1. 能显示年、月、日、星期，如01.11.08 6，星期日显示82. 年、月、日、星期可调3. 不考虑闰年三、 设计思路为实现本电路要求，采取模块电路设计方法。本电路系统主要包括以下三大模块：1. 计数模块2. 控制模块3. 译码器显示模块四、 设计过程1.计数模块1）星期计数模块由于星期日要显示8，一般芯片难以实现，可通过四个JKFF触发器设计而成。电路图如下：波形仿真图如下：2）天计数模块通过两个74160芯片作计数电路和DFF作去毛刺电路设计而成，若没有去毛刺电路，在硬件仿真时，月计数会出现连续计两次的情况。由于不同月份有不同天数（31、30、28），故需要三个输入端（C31、C30、C28）选择计数的进制，同一时刻只能有一个有效（输入高电平）。电路图如下：C30端有效时的波形仿真图如下：3）月计数模块通过两个74160芯片设计而成，电路图如下：波形仿真图如下：4）月计数对天计数的反馈模块通过画真值表列出逻辑表达式，从而设计出如下电路：波形仿真图如下：5）年计数模块通过两个74160芯片设计而成，为了实现可调，将年个位对十位的进位输出端C先到控制模块上。电路图如下：波形仿真图如下：2.控制模块时钟脉冲经CP端输入，K、Kweek、Kday、Kmonth、Kyear1、Kyear2为手动控制端。K端输入高电平时为调节状态，输入低电平时为自动计数状态。电路图如下：3. 译码器显示模块该模块由一个74160芯片、四个数据选择74151和译码驱动器7449组成。电路图如下：4. 总图连接控制模块和计数模块。电路图如下：该部分波形仿真图如下：在其中可以发现，月比天滞后1.5个时钟周期（其中1个时钟周期是由于天计数模块的去毛刺电路产生的），年个位比月滞后0.5个时钟周期，年十位比年个位滞后0.5个时钟周期。由于时间有限，知识经验不足等限制，在答辩前仍未解决该问题。再连接译码器显示模块。电路图如下
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论