[优秀毕业设计精品] 数字基带通信实验系统的研究

学士学位论文题目名称数字基带通信实验系统的研究目录题目I摘要及关键词I1前言111通信实验系统简介112EDA简介1121VHDL硬件描述语言1122MAXPLUS简介22数字基带通信实验的所用码型及本文主要研究内容321数字基带信号及常用码型3211数字基带信号3212本文所应用的基本码型322本文主要研究内容73系统的单元部分设计831AMI码的建模与设计8311AMI码的编码建模与设计8312AMI码的译码建模与设计932CMI码的建模与设计10321CMI码的编码建模与设计10322CMI码的译码建模与设计1233曼彻斯特码的建模与设计14331曼彻斯特码的编码建模与设计14332曼彻斯特码的译码的建模与设计1634HDB3码的建模与设计18341HDB3码的编码建模与设计18342HDB3码的译码建模与设计2235模拟电路的设计25351电源的设计25352时钟信号的产生25353CC4052双4选1模拟开关264PCB制作2841PROTELDXP的组成2842原理图设计的一般步骤2843绘制PCB图305结论32参考文献34致谢35附录1编码原理图36附录2源程序代码37I数字基带通信实验系统的研究姓名刘月专业电子信息科学与技术指导教师宫鹤摘要数字通信系统具有许多的优良特性，它具有抗噪声性能好，传输质量高等优点。本文主要对数字基带实验系统进行了探讨研究及设计。设计一个基于FPGA的数字基带实验系统，首先简要介绍了几种基本码型的基本特点，然后根据码型转换原理设计发生器模块。由于EDA技术可以简化电路，集成多块芯片，减小电路体积，所以程序采用VHDL进行描述，并用MAXPLUS软件仿真实现所有功能，最后将功能集成到FPGA上，产生的基带码稳定、可靠，可满足不同数字基带实验系统的需要。关键词数字通信；基带码；EDA；VHDLFPGATHERESEARCHOFDIGITALCOMMUNICATIONSYSTEMSNAMELIUYUEMAJORELECTRONICINFORMATIONSCIENCEANDTECHNOLOGYTUTORGONGHEABSTRACTTHEDIGITALCOMMUNICATIONSYSTEMSHAVEMANYGOODCHARACTERISTICSTHESYSTEMSHAVEADVANTAGESOFGOODNOISERESISTANCE,HIGHQUALITYTRANSMISSIONANDSOONINTHISTHESIS,THEMAINPOINTISDISCUSSINGTHETHEORYOFDIGITALBASEBANDCOMMUNICATIONSYSTEMSFORTESTANDDESIGNITTODESIGNACOMMUNICATIONSYSTEMFORTESTTHATISBASEONFPGAFIRSTITINTRODUCESOMEGENERALFEATURESFORMANYKINDSOFCODESTHENWEDESIGNGENERATORMODULEUNDERTHECODECONVERSIONDESIGNPRINCIPLESASEDATECHNOLOGYCANMAKECIRCUITSIMPLE,INTEGRATEMULTIPLECHIPS,REDUCETHESIZEOFCIRCUITS,SOWETAKEADVANTAGEOFVHDLTODESCRIBEITANDUSEMAXPLUSIISOFTWARETOSIMULATEFINALLYWEINTEGRATEALLTHEFUNCTIONSINTOTHEFPGA,ANDDESIGNCIRCUITTOGENERATESTABLEANDRELIABLEBASEBANDCODETOMEETTHEDIFFERENTBASEBANDDIGITALTRANSMISSIONSYSTEMNEEDSKEYWORDSDIGITALCOMMUNICATION；BASEBANDCODE；EDA；VHDL；FPGA11前言11通信实验系统简介目前，数字基带通信实验的实现方法有很多种，当然，至今应用最为广泛的还是使用硬件电路的方法。除了使用硬件的方法之外，还有许多种应用软件的方法来实现，且可以应用软件来进行系统仿真，例如可以应用SIMULINK仿真、MATLAB仿真、SYSTEMVIEW仿真及MAXPLUS仿真等。但是由于方便性及其他方面的考虑，许多种方法还不能应用在现在的教学使用当中，只有硬件电路的方法还在使用当中。本文对数字基带通信实验的研究，主要采用的是应用FPGA可编程器件，使用VHDL语言进行编程，来实现基带通信实验中几种主要码型的编译码。采用这种方法的主要原因是，应用FPGA可编程器件，可以减少电路器件的搭建，通过用VHDL进行编程即可实现码型的产生，使用示波器通过观测点即可看到波形图，方便且使用。而且，基于近几年来FPGA的广泛应用，这种设计方式将会取代使用硬件的方法。12EDA简介EDA是电子设计自动化（ELECTRONICDESIGNAUTOMATION）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。121VHDL硬件描述语言VHDL语言是美国国防部于20世纪80年代后期，出于军事工业的需要开发的。1984年VHDL被IEEE确定为标准化的硬件描述语言。1993年IEEE对VHDL进行了修订，增加了部分新的VHDL命令与属性，增强了对系统的描述能力，并公布了新版本的VHDL，即IEEE标准的10761993版本。现在，VHDL已经成为系统描述的国际公认标准，得到众多EDA公司的支持，越来越多的硬件设计者使用VHDL描述数字系统。VHDL涵盖面广，抽象描述能力强，支持硬件的设计，验证，综合与测试。VHDL能在多个级别上对同一逻辑功能进行描述，如可以在寄存器级别上对电路的组成结构进行描述，也可以在行为描述级别上对电路的功能与性能进行描述。无论哪种级别的描述，都可以利用综合工具将描述转化为具体的硬件结构。VHDL的基本结构包含有一个实体和一个结构体，而完整的VHDL结构还包括配置，程序包与库。各种硬件描述语言中，VHDL的抽象描述能力最强，因此运用VHDL进行复杂电路设计时，往往采用自顶向下结构化的设计方法。比较而言，VHDL语言是一种高级描述语言，适用于电路高级建模，综合的效率和效果较好。2VERILOGHDL语言是一种低级的描述语言，适用于描述门级电路，容易控制电路资源，但其对系统的描述能力不如VHDL语言。这两种语言都是用于数字电子系统设计的硬件描述语言，而且都已经是IEEE的标准。VHDL1987年成为标准，而VERILOG是1995年才成为标准的。这两者有其共同的特点（1）能形式化地抽象表示电路的行为和结构；（2）支持逻辑设计中层次与范围地描述；（3）可借用高级语言地精巧结构来简化电路行为和结构；具有电路仿真与验证机制以保证设计的正确性；（4）支持电路描述由高层到低层的综合转换；（5）硬件描述和实现工艺无关；（6）便于文档管理；（7）易于理解和设计重用122MAXPLUS简介MAXPLUS开发系统是一个完全集成化的可编程逻辑设计环境，它所提供的功能是十分强大的。首先，它提供了全面的逻辑设计能力，设计者可将文本、图形或波形等设计的输入方法任意组合，建立起层次化的设计其次，MAXPLUSLL的编译器COMPILER可完成资源利用的最小化和逻辑综合，根据需要选择不同的适配规则把设计装配成一个或多个器件并产生编程数据再次，MAXPLUSN还可进行功能仿真、定时仿真、影响速度的关键路径的延时预测以及多系列器件交叉的多器件仿真，其中它所提供的时序仿真工具能很好地模拟实际器件的工作状况。使用MAXP1USLL软件进行设计有以下几个步骤L设计输入MAXPLU支持的HDL语言包括AHDL、VERILOGHDL和综合性数字通信实验系统的研制VHDL。2编译根据设定的参数和策略对设计项目进行网表提取、逻辑综合和器件适配，并产生报告文件、延时信息文件及编程文件，供分析、仿真和编程使用。3仿真仿真包括功能仿真、时序仿真、硬件仿真和定时分析，可以利用软件的仿真功能来验证设计项目的逻辑功能是否正确。4编程与验证用经过仿真确认后的编程文件通过编程电缆配置FPGA或PLD，加入实际激励，检查是否完成预定功能。32数字基带通信实验的所用码型及本文主要研究内容21数字基带信号及常用码型211数字基带信号数字基带信号是数字信息的一种表现形式，被用于数字基带传输系统。可以用不同电压或电流的代码来表示基带码。不同形式的基带码具有不同的频谱结构，合理地设计基带码是基带传输首先要考虑的问题。数字基带信号的码型设计原则（1）对于传输频率很低的信道来说，线路传输码型的频谱中应不含直流分量。（2）可以从基带信号中提取位定时信号。在基带传输系统中，需要从基带信号上提取位定时信息，这就要求编码功率谱中具有位定时线谱。（3）要求基带编码具有内在检错能力。（4）码型变换过程应具有透明性，即与信源的统计特性无关。（5）尽量减少基带信号频谱中的高频分量。这样可以节省传输频带，提高信道的频谱利用率，还可以减少串扰。212本文所应用的基本码型在数字基带通信系统中，常用的基本码型有非归零码（单极性和双极性），归零码（单极性和双极性），交替极性码（AMI码），双相码（曼彻斯特码），传号反转码（CMI码），三阶高密度双极性码（HDB3码），差分码，密勒码等，本文主要对以下几种主要码型进行研究。【1】（1）、非归零码NRZ码非归零码分为两种，即单极性和双极性。单极性这种传输码的零电平与正电平或负电平分别对应于二进制代码中的“0”码与“1”码。他的特点是脉冲极性单一，有直流分量脉冲波的占空比为100，即一个脉冲持续的时间等于一个码元的宽度，在整个码元期间电平保持不变。该码经常在近距离传输时被采用。图21单极性非归零码FIGURE21UNIPOLARNRZ双极性这种传输码的正、负电平分别对应于二进制代码中的“1”码与“0”码。从信号的一般统计规律看，由于“1”码与“0”码出现的概率相等，所以这种传输码的平均电平为零，即无直流分量。这样在接收端恢复信号时，其判决电平可取为0V，因而4可消除因信道对直流电平的衰减而带来判决电平变化的影响。这种传输码还有抗干扰能力强的特点。该码常在CCITT的V系列接口标准或RS232C接口标准中使用。图22双极性非归零码FIGURE22BIPOLARNRZ（2）、归零码RZ码归零码也分为两种，即单极性和双极性。单极性与单极性非归零码不同，发送“1”时在整个码元期间高电平只持续一段时间，在码元的其余时间内则返回到零电平，即此方式中，在传送“1”码时发送一个宽度小于码元持续时间的归零脉冲；传送“0”码时不发送脉冲。其特征是所用脉冲宽度比码元宽度窄。主要优点是可以直接提取同步信号。单极性归零码脉冲间隔明显，有利于减小码元间的波形干扰和提取同步时钟信息，但由于脉宽窄，码元能量小，匹配接收时的输出信噪比要比NRZ码低。图23单极性归零码FIGURE23UNIPOLARRZ双极性这种传输码与单极性归零码相似，都是脉冲的持续时间小于码元宽度，并且都是在码元时间内回到零值。与单极性归零码不同的是，“1”码与“0”码分别是用正、负两种电平来表示。由于相邻脉冲之间必有零电平区域存在，因此，在接收端根据接收波形归于零电平便知道1B的信息已接收完毕，以便准备下一比特信息的接收。正负脉冲的前沿起了启动信号的作用，后沿起了终止信号的作用，有利于接收端提取定时信号。因此可以保持正确的比特同步，即收发之间无需特别定时，且各符号独立地构成起止方式。此方式也叫做自同步方式。图24双极性归零码FIGURE24BIPOLARRZ3、交替极性码AMI码AMI码名称较多，如双极方式码、平衡对称码、传号交替反转码等。他是CCITT建5议作为基带传输系统中的传输码型之一。编码规则是，二进制代码中的“1”码由正、负极性交替的脉冲表示，其脉宽等于码元周期的一半；二进制代码中的“0”码由零电平表示。其优点如下在“1”、“0”码不等概条件下也无直流成分，且零频附近低频分量小，因此对具有变压器或其他交流耦合的传输信道来说，不易受到隔直特性的影响；若接收端收到的码元极性与发送端完全相反也能正确判决；只要进行全波整流就可以变为单极性码，如果交替极性码是归零的，变为单极性归零码后就可以提取同步信号。由于这些优点，因此他是最常用的码型之一。但当传输信息中存在长连“0”码的情况时，这种传输码将会由于长时间不出现电平跳变，从而给接收端在提取定时信号时带来困难。AMI码在连“0”码过多时提取定时信号有困难。这是因为在连“0”码时AMI输出均为零电平，连“0”码这段时间内无法提取同步信号，而前面非连“0”码时提取的位同步信号又不能保持足够的时间。这是这种传输码的不足之处。图25交替极性码FIGURE25ALTERNATINGPOLARITYCODE（4）、双相码曼彻斯特码这种码型的特点是每个码元用两个连续极性相反的脉冲表示。如“1”码用正、负脉冲表示，“0”码用负、正脉冲表示。例如这种码型不论信号的统计关系如何，均完全消除了直流分量，且有较尖锐的频谱特性。同时这种码在连“1”和连“0”的情况下都能显示码元间隔，这有利于接收端提取码同步信号。该码在本地局域网中常被使用。图26双相码FIGURE26DUPLEXCODE（5）、传号反转码CMI码传号反转码CMI码是由CCITT建议、适合于光信道传输的码型之一。他的基本设想是将原来二进制代码序列中的一位码变为两位码，以增加信号的富裕度。CMI码是一种二元码。其具体的编码规则是二进制代码中的“1”码交替地用“11”和“00”表示；“0”码则固定地用“01”表示。CMI码的特点是电平随二进制数码依次跳变，因而便于恢复定时信号，尤其当用负跳变直接提取定时信号时，不会产生相位不确定问题，6具有检测错误的能力。因为在这种传输码中，只有“00”、“11”、“01”这3种码组，而没有“10”这一码组。因此，接收端可根据这一特性对接收码进行检错。该码已被CCITT推荐为PCM脉冲编码调制4次群的接口码型。在光缆传输系统中有时也用做线路传输码型。图27传号反转码FIGURE27CODEMARKINVERSION（6）、三阶高密度双极性码HDB3码HDB3码可以说是为解决AMI码在连“0”过多时，提取同步信号有困难而改进的码型。基本特点和AMI码相同，不同的在于如果出现4个连“0”，则用取代节“000V”或“B00V”代替，其中B是符合交替规律的传号，V是不符合交替规律的传号（破坏节）。若两个相邻的V码中间有奇数个“1”码时则用“000V”代替4个连“0”码，有偶数个“1”码时则用“B00V”代替4个连“0”码，而且“V”码的符号与前面第一个非“0”码的符号相同，“1”码及“B”码的符号与前面第一个非“0”码的符号相反。也可以说“V”码之间是符号交替的，“1”码和“B”码是符号交替的。“V”码和“B”码对应于脉冲，和“1”码一样，脉冲占空比为05。图28三阶高密度双极性码FIGURE28THIRDORDERHIGHDENSITYBIPOLARCODE22本文主要研究内容为了配合通信原理教科书的主要内容，设计一套数字基带通信的实验系统，通过设计，可以得到几种主要码型的编码及译码的波形仿真图。目前，FPGA技术是当今电子设计的研究热点，为了实现开创数字通信创新试验教学的想法，本文通过阅读大量技术文献，对现代数字系统设计现状和各种通信技术进行了深入的研究，设计了一套基于FPGA的数字通信研究实验平台系统，实验系统的设计主要包括几部分（1）、编码部分通过对几种主要码型的建模及VHDL设计，可以得到这几种码型的仿真波形。7（2）、译码部分与编码部分相似，主要对几种码型进行建模与设计，而得到最初的数字基带信号。（3）、硬件设计部分以FPGA芯片为核心，其他部分主要有时钟信号产生，电源设计等。3系统的单元部分设计31AMI码的建模与设计311AMI码的编码建模与设计（1）、AMI码的编码建模在编码过程中要考虑的问题是,如何把消息码中的0变为控制码“00”把消息码中的1交替的变为控制码“01”和“10”。具体设计思路建立一个功能模块电路,当输入为0时,数据选择器输出为“00”,当输入为1时,设置一个偶数计数器记录1的个数,当计数器记数为偶数,使数据选择器输出为“10”或“01”,若计数器记数为奇数,则使数据