常用时序模块PPT课件

1、常用时序模块 第五章第五章 常用时序模块常用时序模块 常用时序模块 定义：时序逻辑电路在任何时刻的输出不仅取决于 该时刻的输入，而且还取决于电路的原来状态。 电路构成： 存储电路（主要是触发器，必不可少） 组合逻辑电路（可选）。 时序逻辑电路的状态是由存储电路来记忆和表示的。 时序逻辑电路的结构框图 5-1 时序逻辑电路概述时序逻辑电路概述 常用时序模块 按各触发器接受时钟信号的不同分类： 同步时序电路：各触发器状态的变化都在同一时 钟信号作用下同时发生。 异步时序电路：各触发器状态的变化不是同步发 生的，可能有一部分电路有公共的时钟信号，也可能 完全没有公共的时钟信号。 本章内容提要： 时序

2、逻辑电路基本概念、时序逻辑电路的一般分 析方法； 异步计数器、同步计数器、寄存器与移位寄存器 的基本工作原理； 重点介绍几种中规模集成器件及其应用、介绍基 于功能块分析中规模时序逻辑电路的方法。 常用时序模块 5-2 MSI计数器及应用计数器及应用 部分常用部分常用MSI计数器计数器 异步计数器异步计数器74LS290/74LS9074LS290/74LS90 同步计数器同步计数器74LS161/74LS16374LS161/74LS163 同步十进制可逆计数器同步十进制可逆计数器74LS19274LS192 计数器的应用计数器的应用 常用时序模块 部分常用集成计数器 常用时序模块 1. 74

3、LS290的外引脚图、逻辑符号及逻辑功能 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出 CP输入 异步 置数 异步异步25102510进制计数器进制计数器74LS290/74LS9074LS290/74LS90 常用时序模块 74LS290功能表 常用时序模块 2基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由 Q0输出 二进制计数器 计数顺序计数器状态 CP0Q0 00 11 20 常用时序模块 2基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由 Q3 、Q2、 Q1 输出 五进制计数器 计数顺序计数器状态 CP1Q3 Q2 Q1 00 0

4、 0 10 0 1 20 1 0 30 1 1 41 0 0 50 0 0 常用时序模块 2基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连, 计数脉冲CP由CP0输入 8421BCD码十进制计数器 计数计 数 器 状 态 顺序 Q3 Q2 Q1 Q0 00 0 0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 50 1 0 1 60 1 1 0 70 1 1 1 81 0 0 0 91 0 0 1 100 0 0 0 二进制五进制 常用时序模块 2基本工作方式 （4） 5421BCD码十进制计数：把CP0和Q3相连， 计数脉冲由CP1输入 5

5、421BCD码十进制计数器 计数计 数 器 状 态 顺序 Q0 Q3 Q2 Q1 00 0 0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 51 0 0 0 61 0 0 1 71 0 1 0 81 0 1 1 91 1 0 0 100 0 0 0 五进制二进制 常用时序模块 （1）利用脉冲反馈法获得N进制计数器 3应用举例 构成七进制计数器 先构成8421BCD码的10进制计数器； 再用脉冲反馈法，令R0BQ2Q1Q0实现。 当计数器出现0111状态时，计数器迅速复位到 0000状态，然后又开始从0000状态计数，从而实 现00000110七进制计数。 常用时

6、序模块 构成六进制计数器 六进制计数器 先构成8421BCD码的10进制计数器； 再用脉冲反馈法，令R0AQ2、R0BQ1。 当计数器出现0110状态时，计数器迅速复位到 0000状态，然后又开始从0000状态计数，从而实 现00000101六进制计数。 常用时序模块 计数器的级联是将多个集成计数器（如M1进制、 M 2 进制）串接起来，以获得计数容量更大的N （=M1M2）进制计数器。 一般集成计数器都设有级联用的输入端和输出 端。 异步计数器实现的方法：低位的进位信号高 位的CP端 先用级联法 再用脉冲反馈法 （2）构成大容量计数器 常用时序模块 附：用级联（相当于串行进位）法实现N进制

7、计数器的方法（异步）。 这样构成的N进制计数器的计数状态将保留M1 进制计数器的特点。 常用时序模块 例：利用两片74LS290构成23进制加法计数器。 74LS290构成二十三进制计数器 先将两片接成8421BCD码十进制的CT74LS290 级联组成1010=100进制异步加法计数器。 0010 0011 再将状态“0010 0011”通过反馈与门输出至异 步置0端，从而实现23进制计数器。 10进制计数器的进位信号？进制计数器的进位信号？ 1001 0000时时Q3有下降沿。有下降沿。 常用时序模块 7490构成四十五制进计数器 7490 CPBCPA S92 S91R01 R02 0

8、0 0 0 7490 CPBCPA S92 S91R01 R02 0 0 CP QDQCQBQAQDQCQBQA M=45=95， 可以先构成九进制和五进制计数器， 然后级 联构成四十五进制计数器，电路如图所示。其中右侧7490构成九 进制计数器， 左侧7490构成五进制计数器。 用用7490构成四十五进制计数器电路构成四十五进制计数器电路 常用时序模块 7490构成八十五进制计数器 7490 CPBCPA S92 S91R01 R02 0 0 7490 CPBCPA S92 S91R01 R02 0 0 CP & QDQCQBQAQDQCQBQA 常用时序模块 1. 74LS161的逻辑符号

9、 74LS161的外引线图 状态 输出 74LS161的逻辑符号 并行 输入 CP输入 同步同步4位二位二进制计数器进制计数器74LS161/74LS16374LS161/74LS163 常用时序模块 74LS161的功能表 CO= Q3 Q2 Q1 Q0 CTT 常用时序模块 74LS161的时序图 常用时序模块 (1).(1).异步清零：当异步清零：当R=0R=0，输出，输出“0000”0000”状态。状态。与与CPCP无无 关关 (2).(2).同步预置：当同步预置：当R=1R=1，LD=0LD=0，在在CPCP上升沿时上升沿时， 输输 出端即反映输入数据的状态出端即反映输入数据的状态

10、(3).(3).保持：当保持：当R=LD=1R=LD=1时，各触发器均处于保持状态时，各触发器均处于保持状态 (4).(4).计数：当计数：当LD = R = P= T = 1LD = R = P= T = 1时，按时，按自然二进制自然二进制 计数。若初态为计数。若初态为0000,150000,15个个CPCP后，输出为后，输出为“1111”1111”， 进位进位Q QCC CC = TQ = TQA AQ QB BQ QC CQ QD D =1 =1；第；第1616个个CPCP作用后，输出恢复作用后，输出恢复 到初始的到初始的00000000状态，状态， Q QCC CC = 0 = 0 2

11、、逻辑功能、逻辑功能 常用时序模块 输输 入入 输输 出出 CPRLDP(S1) T(S2) A B C DQA QB QC QD 00 0 0 0 10A B C DA B C D 110保持保持 11 0保持保持 111 1计数计数 CT74163功能表功能表 常用时序模块 采用采用同步清零同步清零方式方式。 当当R=0R=0时，只有当时，只有当CPCP 的的上升沿上升沿来到时来到时, , 输出输出Q QD DQ QC CQ QB BQ QA A 才被全部清零 才被全部清零 1 1、外引线排列和、外引线排列和CT74161CT74161相同相同 2 2、置数，计数，保持等功能与、置数，计数

12、，保持等功能与CT74161CT74161相同相同 3 3、清零功能与、清零功能与CT74161CT74161不同不同 74LS163逻辑符号逻辑符号 常用时序模块 比较四位二进制同步计数器比较四位二进制同步计数器 CT74163 异步清零异步清零 同步预置同步预置 保持保持 计数计数 CT74161 同步清零同步清零 同步预置同步预置 保持保持 计数计数 常用时序模块 （1）同步二进制加法计数 3应用举例 实现四位二进制加法计数 常用时序模块 （2）构成16以内的任意进制加法计数器： 分析74LS161的置数功能： 电路举例（以十进制计数器为例） 反馈清0法 反馈预置法 常用时序模块 十进制

13、计数器的计数状态顺序表 常用时序模块 74LS161构成十进制计数器 改变改变D3 D2 D1 D0的状态，可以实现其它进制计数。的状态，可以实现其它进制计数。 令令D3 D2 D1 D00110 利用进位输出CO取状态1111 实现十进制计数实现十进制计数 （0110到到1111） 常用时序模块 用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号，改变与非门的输入信号， 可以实现其它进制计数。可以实现其它进制计数。 令令D3 D2 D1 D00000 利用与非门拾取状态1001 可实现从可实现从0开始计数的十进制计数开始计数的十进制计数 （0000到到1001） 常用时序模

14、块 电路的工作波形 CP QA 同步置数 QB QC QD LD 常用时序模块 用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号改变与非门的输入信号 ，可以实现其它进制计数。，可以实现其它进制计数。 利用与非门拾取状态1010 实现十进制计数实现十进制计数 （0000到到1001） 常用时序模块 用用74163构成构成从0开始计数的10进制计数器进制计数器 74163 QDQCQB T P CP COQALD CLR 1 1 1 & CP DCBA 常用时序模块 CP QA 同步清0 QB QC QD CLR 74163 QDQCQB T P CP COQALD CLR 1

15、 1 1 & CP DCBA 常用时序模块 （3）利用多片74LS161实现大容量计数 先用级联法 计数器的级联是将多个集成计数器（如M1进制、 M 2 进制）串接起来，以获得计数容量更大的N （=M1M2）进制计数器。 一般集成计数器都设有级联用的输入端和输出 端。 同步计数器实现的方法： 低位的进位信号高位的保持功能控制端（相当 于触发器的T端） 有进位时，高位计数功能T 1； 无进位时，高位保持功能T 0。 常用时序模块 用两片CT74LS161级联成1616进制同步加法计数器 低位片高位片 在计到1111以前，CO10，高位片保持原状态不变 在计到1111时，CO11，高位片在下一个C

16、P加一 再用脉冲反馈法 常用时序模块 例：用两片74LS161级联成五十进制计数器 00100011 实现从0000 0000到0011 0001的50进制计数器 十进制数50对应的二进制数为0011 0010 常用时序模块 二二百五十六进程程控计数器电路 74163 QDQCQB T P CP COQALD CLR1 1 1 Y7Y6Y5Y4 74163 QDQCQB T P COQALD CLR11 Y3Y2Y1Y0 1 CP 预 置 数 Y CP DCBADCBA 例如，要构成模M=200的计数器，需要2片74163，预置数 Y = 162 - 200 = 56 =(0011 1000)

17、2 即在上上图电路中，左侧74163的DCBA接0011，右侧74163的 DCBA接1000。 常用时序模块 功能表 同步十进制可逆同步十进制可逆计数器计数器74LS19274LS192 逻辑符号 特点特点： 双时钟输入CPU U 、 CPD D，上升沿有效。 异步清0端CLR， 高电平有效。 异步预置控制端LD ，低电平有效。 进位输出CO、借位输出BO分开。 常用时序模块 使用方法使用方法 74192有清0和置数功能，因此同样可以使用反馈清0法或反 馈预置法来构成任意进制计数器。 1) 反馈清0法构成M进制计数器 74192是异步清0， 使用反馈清0法构成加法计数器的方法 与7490相同

18、， 即遇M清0。构成减法计数器时，使用0和后面M-1 个状态构成计数循环， 遇10-M状态清0。 常用时序模块 2) 反馈预置法构成M进制计数器 74192构成的两种八进制加法计数器 (a) 使用前面8个状态； (b) 使用后面8个状态 74192 QDQCQB CPU QA CO BO LDCLR DCBA CPD 1 CP 1 00000 74192 QDQCQB CPU QA CO BO LDCLR DCBA CPD & CP 1 00010 (a)(b) Y = 10k-M-1 常用时序模块 级联扩展级联扩展 一百进制可逆计数器电路 74192 CPUCO BO LDCLR DCBA

19、CPD 01 74192 CPUCO BO LDCLR DCBA CPD 01 1 1 CP 1 X QDQCQBQAQDQCQBQA 常用时序模块 计数器的应用计数器的应用 1、分频 2、计时 3、脉冲分配 4、产生周期序列信号 常用时序模块 分频 8分频器电路 74163 T P CP LD CLR1 1000 1 1 Z 125 kHz (1 MHz) 1 CP QDQCQBCOQA DCBA 常用时序模块 脉冲分配 8路脉冲分配器电路及工作波形 (a) 电路； (b) 工作波形 74163 QDQCQB T P CP COQALD CLR DCBA 1 1 1 CP 74138 1 A

20、2A1A0SA B S C S 100 7 Y 6 Y 5 Y 3 Y 4 Y 2 Y 1 Y 0 Y (a) CP QA QB QC 7 Y 6 Y 5 Y 3 Y 4 Y 2 Y 1 Y 0 Y (b) 常用时序模块 产生周期序列信号 7位巴克码产生器电路 74161 QDQCQB T P CP COQA LD CLR1 1 1 CP 74151 A2A1A0ST 0 D7D0D6D5D4D3D2D1 1010011 YZ 0000 & DCBA 设计一个(周期性)巴克码序列1110010产生器。 常用时序模块 5-3 MSI移位寄存器及应用移位寄存器及应用 4 4位双向移位寄存器位双向移

21、位寄存器7419474194 移位寄存器的应用移位寄存器的应用 常用时序模块 1. 功能描述 4位双向移位寄存器位双向移位寄存器7419474194 双向移位寄存器74LS194逻辑符号 CLR：异步置零端； S1、S0：工作方式控制端； A、B、C、D：并行数据输入端； QA、QB、QC、QD：并行数据输出端； SR：右移串行数据输入端； SL：左移串行数据输入端； CP：移位脉冲输入端 常用时序模块 74194功能表 结论：清零功能最优先（异步方式）。 计数、移位、并行输入都需CP的到来（同步方式） 工作方式控制端 S1S0区分四种功能。 S1S0=11 并行置数 S1S0=01 右移 S

22、1S0=10 左移 S1S0=00 保持原态 常用时序模块 2. 移位寄存器的应用 （1）实现数据格式的串/并和并/串变换 （1）7位串/并 变换电路 （2）7位并/串 变换电路 常用时序模块 （2）构成序列检测器 用74194实现“1101”序列检测器，允许输入序列码重叠。 “1101”序列检测序列检测 器器 74194 QAQBQC S1 CP QD CLR ABCDSRSL S0 1 CP X 1 0 1 & Z 常用时序模块 （3）构成移位型计数器 移位型计数器的三种类型：环形计数器移位型计数器的三种类型：环形计数器-模模n 扭环形计数器扭环形计数器-模模2n 变形扭环形计数器变形扭环

23、形计数器-模模2n-1 移位型计数器的基本结构 (a) 环形； (b) 扭环形； (c) 变形扭环形 Qn1Qn2 Q 2Q1Q0 Qn1Qn2 Q 2Q1Q0 1 (a)(b) Qn1Qn2 Q 2Q1Q0 & (c) 常用时序模块 用74194实现 八进制扭环形计数器，并画出它们的全状态图。 八进制扭环形计数器 (a) 电路； (b) 全状态图 74194 QAQBQC S1 CP QD CLR ABCDSRSL S0 1 0CP 1 1 (a) 0000 0001 0011 10001100 1110 11110111 0010 0101 1011 10010100 1010 11010

24、110 (b) 常用时序模块 用74194实现 七进制变扭环形计数器，并画出它们的全状态图。 七进制变形扭环形计数器 (a) 电路； (b) 全状态图 74194 S1 CP CLR ABCDSRSL S0 0 1CP 1 & (a) 0000 0001 0011 10001100 1110 11110111 1001 1101 0110 00100100 01011011 (b) 1010 QAQBQCQD 常用时序模块 用74194实现 自启动八进制扭环形计数器，并画出它们的全状态图。 自启动八进制扭环形计数器 (a) 电路； (b) 全状态图 74194 QAQBQC S1 CP QD CLR ABCDSRSL S0 0 1CP 1 (a) 0000 0001 0011 10001100 1110 11110111 0010 0101 1011 10010100 11010110 (b) 101