344板调试说明

1、PDEX344卡调试说明CCC2.908.246-DSCCC2.908.246A-DS编 制： _校 对： _审 核： _批 准： _新华控制工程有限公司 目 录1、概述2、结构组成和工作原理2.1、简介2.2、CPU部分2.3、并行通讯接口2.4、BITBUS接口 2.5、双DPU仲裁和切换3、使用说明3.1、WATCH-DOG配置3.2、并行通讯接口配置3.3、存储器配置3.4、BITBUS接口配置3.5、DPU面板指示灯与PDEX344卡的连接4、并行和BITBUS接口引脚说明5、调试说明5.1、I/O地址分配5.2、硬件调试内容5.3、具体调试说明6、使用注意事项及维护指南 6.1 使

2、用注意事项 6.2 维护指南7、技术规范 7.1、技术指标 7.2、物理特性 7.3、电气特性 7.4、外部工作条件要求PDEX344卡调试说明CCC2.908.246-DSCCC2.908.246A-DS1、概述PDEX344卡系ISA总线设计，集双DPU跟踪，仲裁切换及主从机通讯为一体的多功能模块。在XDPS中用于DPU与I/O站的冗余通讯。其通过仲裁切换电路实现双DPU的主辅状态仲裁和切换，同时，通过BITBUS实现与各I/O从站（XDPS BC）之间的数据交换，从而实现了系统的双冗余通讯以及以载业过程的分布式控制和管理功能。众所周知，BITBUS是由Intel公司推出的一种高速串行总线

3、规范，用于构成分层结构的工业分布式控制系统。其互连的网络拓扑为总线式，传输链路层采用普通的双绞线（或10条扁平电缆），物理层采用EIARS485规范，数据链路层采用IBM SDLC（同步数据链路控制）协议，控制方式采用命令/响应方式，主从结构，系统内节点（或从站）数可达250个，站间距离最大300米；数据传输率共三种，分别为：62.5Kbps、375Kbps和500K2.4Mbps。PDEX344卡在BITBUS部分硬件上设计为与Intel有关产品兼容，取消了同步串行通讯方式，并在串行通讯接口信号上实现了光电隔离，从而大大提高硬件之可靠性。软件采用了经过改进的DCX51执行程序，将BITBUS

4、原来每帧只能传送20字节之限制扩展至每帧71字，提高了通讯效率，同时，为防止PC系统总线接口的锁死而设计的软硬件复位功能，更增加了系统的可靠性。2、结构组成和工作原理2.1、简介 PDEX344卡由8344BEM及其外围电路组成，图2-1为PDEX344卡电原理框图。 PDEX344卡的基本模块包括： a、CPU部分，由微处理器、程序存储器、数据存储器等组成。b、 并行通讯接口c、 串行通讯接口（BitBus）d、 硬件看门狗（WATCH-DOG）e、 双机仲裁电路 图2-1、PDEX344卡电原理图 2.2、CPU部分 CPU部分的核心是8344增强型单片微控制器（BEM）。8344芯片由8

5、051单片机和称为串行接口单元的SIU及SDLC控制器组成，以12MHz的时钟运行。正是由于8344的双CPU结构，使其串行通讯的速度大大提高。 8344的双CPU结构见图2-2。 图2-2、8344的双CPU结构 2.3、并行通讯接口 2.3.1、概述并行通讯接口支持BITBUS硬件经过三个I/O口（数据、命令、状态）的信息传输协议。这个接口包括两个单向的，一字宽度的FIFO（先进先出）队列，对相应的I/O口作读写存取，字节可以按照命令字节或数据字节被排队（或不排队），这取决于I/O地址的写（或读）。每个队列在命令和数据之间建立一种强迫同步，因而消除了把命令错读为数据或把数据错读为命令的可能

6、性。状态字节包括两个队列的操作状态。PC系统可以由探询状态字节或中断两种方式来读这些字节。 2.3.2 字节传送： PDEX344的字节FIFO接口在卡件和PC系统之间提供所需要的缓冲，一个FIFO接口用做PC系统-PDEX344卡的字节传输，另一个用做PDEX344卡-PC系统的字节传输。PC系统和8344BEM通过不同的8位并行总线存取队列。两个都是一个字节的深度。 探询和中断传输方式支持两个队列。 字节传送过程如图2-3所示。 图2-3、字节FIFO传送a、数据和命令PDEX344卡上同步队列的读和写取决于状态字节。状态字节的一位表示PDEX344卡的输入队列是否满。只有当不满的时候，数

7、据或命令字节才能被写到输入队列。状态字节的另一位指示PDEX344卡的输出队列是否空闲，只有是非空闲的数据或命令字节才能从这个队列读出。这些规则必须遵守，因为8044BEM没有总线等待能力。状态字节的这些位链接到8044 BEM的中断。当输出队列从满变为不满时，以及输入队列从空变为不空状态时都会产生一个中断，如果这些条件之一发生，PDEX344卡的监控程序就等待一个中断而不去探询状态字节。b、BITBUS的信息传输协议：DPU和PDEX344卡之间的信息传输总是以BITBUS信息的形式传输的，是由一个命令字节定界的一串数据字节组成，信息中的第一个数据字节值表示信息中的字节数，但信息的头两个字节

8、（链接段）不在BITBUS上传送。 2.3.3、字节FIFO的程序设计：PDEX344卡的字节FIFO接口必须由一个软件处理程序控制，BITBUS工具箱软件支持包为PC存取字节FIFO接口提供有接口处理程序，这些处理程序可以接口到MSDOS，但只支持探询方式。如果系统工作在中断方式，必须在BITBUS工具箱中附带出的一个或几个例子之后，提供一个仿造的处理程序，另外，我们还提供一个Borland C+编制的通讯接口库，用户无须了解内部具体这工作过程，只需调用接口库中相应函数即可。 下表列出有关的I/O编址信息。表21 字节I/O编址寄存器功能地 址出厂配置注 释数据BASE208H读/写命令BA

9、SE220AH/状态BASE420CH读/写 2.3.4、PDEX344卡接口阻塞现象及解决办法a、阻塞现象一 般的PDEX344卡在使用时，有时会发生一种现象：软件不承认PDEX344卡。这一般发生在两种情况下： 在BBM使用中出现：如果地址设置正确，PDEX344卡一直正常工作，而突然有一次一进入BBM监控程序即出现如下提示：DOS X.X （038-N）BITBUS Monitor, V2.0Copyright Intel Corporation 1985,1987Warning: Could not fine BITBUS compatible adapter mounted.或正在B

10、BM中正常使用PDEX334卡，突然对一命令作如下提示：05A0 E $ PORT $ NOT $ SET ,即提示PDEX344卡端口设置错误。 在应用软件中发生：即在用户应用程序的编制过程中，发送或接收数据时应答状态不满足应有条件，以至于不能与下位机通讯，或不能正确访问PDEX344卡（作从站时）。 上述现象即称为“阻塞”（CLODGED），其产生的原因是：发送了一段无效的数据，或一个命令正确发生后收到的回答信息不全。我们将阻塞分为可恢复阻塞和不可恢复阻塞（死锁）两种。以下分别说明解决办法。 b、可恢复阻塞解决办法 可恢复阻塞可通过在BBM中运行FLUSH命令加以恢复。 c、不可恢复阻塞（

11、死锁）解决办法 对不可恢复阻塞，采用FLUSH命令无济于事，我们称之为死锁。出现死锁时，一般的解决办法是复位主机，重新引导，这会在使用时给用户带来很大不便，更可怕的是，如果在应用程序中出现死锁，除了退出自已的系统外，用户就毫无办法。这是所有用户均无法接受的。为解决上述问题，我们在PDEX344卡上专门设计了防死锁电路。一旦出现死锁现象，可向状态口（一般为20CH上）写一任意数，产生一触发脉冲，复位8344CPU及有关电路，从而解除死锁现象。2.4、BITBUS接口 PDEX344的BITBUS接口由8344的串行接口单元，光电隔离器和半双工RS485驱动器和接收器组成。支持375Kbps和62

12、.5Kbps两种自时钟操作方式。为各种不同的用途提供了良好的性能和距离选择。在所有情况下，除使用重复器的自时钟方式外，BITBUS仅需一对差分线。如图2-4所示： 图2-4、BITBUS接口8344的串行接口单元（SIU）是一个智能的高级数据链/同步数据链（HDLC/SDLC）串行口通讯控制器，它编码和译码数据，控制标志，提供自动地址识别，并且生成和检验16位的循环冗余校验码（CRC）。因为它清楚地描述了各个段，8344BEM不需要一个字符一个字符的解释不同的控制段和信息段。HDLC/SDLC类型串行通讯按帧传送，一帧包括六个字段：前置帧同步，标志、地址、控制、信息和帧校验序列。前置帧同步段（

13、PFS）用于与时钟同步，帧校验序列段（FCS）包含该帧的打开标志和关闭标志之间的所有位计算后的 CRC。帧的格式见下表：表2-2、帧的格式前置帧同步段打开标志地址段控制段1010011111108位8位信息段帧校验序列关闭标志可变（0到255字节）16位01111110BITBUS使用IBM SDLC类型的串行接口协议，从共享BITBUS互连系统的观点，外部接口定义为三个协议层：物理层，数据链路层和信息控制层。物理层定义BITBUS互连的硬件接口，包括这样一些内容，如传输介质的双扭线时，9脚D型超小型阴连接器作为线路链路，RS485驱动器和接收器用于数据传输。数据链路层定义BITBUS互连上设

14、备到设备的帧传输，信息控制层定义BITBUS互连上的用户任务接口，在BITBUS互连上的设备是由单一的主设备和多达250个从设备链接成的多站配置。 2.4.1、数据链路层协议数据链路层协议是一个没有选择的SDLC的子集，除IBM同步数据链控制信息规范外，BITBUS包含以下限制：1) 下列几种无编号，类型的帧被认可；断开（DISC），无编号确认（UA），置正常响应方式（SNRD），帧拒收（FRMR）和请求断开（RD）。2) 所有的管理和信息帧都认可。3) 限定主设备在放弃链接以前发送一帧数据(即每个主设备帧必须是一个结束帧)。4) 限定从设备在放弃链连以前发送一帧数据（即每个从设备帧必要是一个

15、结束帧）.5) 无法补救的协议错误定义为下列之一：a. 接收到一个不期望的响应序列。b. 接收到不期望的无计数的帧。c. 当等待接收由从设备来的一帧时，连续两次超时期满。6) 当一个无法补救的协议错误发生时，前面传输的所有帧都作为未提交的帧返回给发送者，和设备相关的协议在下一个企图要发送设备上自动地重新同步。7) 拒收控制帧（FRMR）是截断的。标准的FRMR帧类型包括两个字节信息段。BITBUS协议使用的FRMR帧没有信息段。 2.4.2、信息控制协议信息控制协议定义通过BITBUS按帧传输的信息结构和功能。协议要求经过BITBUS传输的每个命令信息，接收者最后必须发回一个应答信息。信息控制

16、协议还定义了错误检查和处理的方法。如果在传送一个命令信息时发生了错误，一个回答信息就发回发送器表示错误。如果在传送回答信息发生错误，则回答被废弃。当一个无法补救的协议错误发生，或者信息不能给出时，错误回答信息经过信息控制接口返回。 2.4.3、信息传输协议BITBUS上的通信必须遵守下列规则：1) 所有帧的信息段是由信息长度开始发送的信息。2) 命令只能由主设备传送。3) 一旦命令信息发送到一个从设备，该从设备和所有别的从设备一起被探询，直到接收到一个回答信息为止。对于任何从设备，可以同时有不多于7个未处理的命令信息。4) 当主设备正在发一个命令信息时，如果从设备失去与主设备的同步，命令信息就

17、作为回答信息，返回给发送者，并在命令/响应段中设置一错误状态。在信息已被发送后，如果一个从设备失去与主设备的同步，不能返回协议错误的信息。5) 当发送回答信息时，如果从设备失去与主设备的同步，信息作废。 2.5、双DPU仲裁和切换 2.5.1、双DPU仲裁 a、PDEX344的双DPU仲裁电路之工作原理为：双DPU各自将自身的诊断结果送到仲裁电路上，并读取相应的仲裁结果，以确定自身的主辅状态。 参与仲裁的因素如下； 、状态0 、状态1 、状态2 、Watch-Dog溢出 、互连电缆不存在 、强制单机各因素之优先级从上到下依次增强。仲裁电路之原理见下图： 图2-5、仲裁电路原理图b、仲裁电路的编

18、程仲裁电路的编程包括写三个仲裁状态位（02）启始标志位，清Watch-Dog和读仲裁结果三种端口（Port）操作。三个仲裁状态位和启始标志位用一个字节来操作，其对应关系为： D0 - status 0 D1 - status 1 D2 - status 2 D7 - start flag，1为启动 仲裁电路I/O Port编址： Base + 4：写仲裁状态，一字节 Base + 5：写Watch-Dog，任意数 Base + 6：读仲裁结果，对应D0位 2.5.2、双DPU切换由于双DPU均根据仲裁结果确定各自之主辅状态，故只要仲裁结果变化了，双DPU就自动进行切换。但由于DPU与I/O从站

19、之间的通讯是采用BITBUS实现的，且只能是处于主控的DPU才能与I/O从站进行数据交换，故双DPU切换须相应对BITBUS通讯链路进行切换。 图2-6示出了双BITBUS切换之原理。由图可见，利用双DPU仲裁之结果控制切换开关之通断，仲裁结果为“主控”时，切换开关接通；为“辅控”时，相应切换开关断开。如此方便地实现了BITBUS通讯链路之可靠切换功能。 图2-6、双BITBUS通讯链路切换原理图3、使用说明PDEX344卡可与486/586主机板及网卡等组成DPU，其元件面布置图见图3-1。PDEX344卡的监控程序版本为v1.0。 3.1、WATCH-DOG配置 由于Watch-Dog参与

20、仲裁，故必须对Watch-Dog的时间间隔进行设置。其时间可由JP18设定，具体如下： 表3-1、看门狗跳线说明跳线位置 左1 左2 左3 左4 左5设定时间 禁止720uS1.4mS2.9mS5.7mS 表3-1续 左6 左7 左8 左9 最右 11.4mS 22.8mS 45.6mS 91.2mS182.4mS 在 XDPS 1.22版的系统中看门狗跳线位置为“右4”，如下图： 在 XDPS 2.0版的系统中看门狗跳线位置为“右2”，如下图： 图3-2、看门狗跳线图示 3.2、并行通讯接口配置 3.2.1、基地址设置：通讯基地址是PDEX344卡在PC XT/AT总线I/O映象空间内的一个

21、I/O地址，也就是数据口地址，它以7位为边界由跨接器JP1进行选择。跨接器与地址位之对应关系如表3-2所示： 图3-1、PDEX344卡主要元器件布置图 表3-2、JP1与地址位对应关系JP11234567891011121314地址位A9A8A7A6A5A4A3跳线器跳上为0，不跳为1。如12、1314不跨接跳线器，其余跨接跳线器，则基地址为208H（缺省值）。仲裁电路基地址JP13跳为218H（缺省值）。 若PDEX344卡仅用于BITBUS通讯而不需双机切换功能，则基地址为308H；此时的仲裁电路基地址JP13跳为318H。 3.2.2、通讯中断方式工作设置：一般PDEX344卡采用查询

22、方式进行通信操作，此时通讯中断选择器JP2不跨跳线器，如希望用中断方式在DPU和PDEX344之间传送信息，必须对JP2进行配置。JP2与各中断号之对应关系如图33所示： 图3-3 3.3、存储器配置 3.3.1、PDEX344卡之CPU为8344，其存贮器分为两大部分：代码空间和数据空间，其中代码空间只有外部部分，而数据空间则由内、外两部分组成。 3.3.2、PDEX344卡的外部存贮器由三个28脚芯片组成，参见图3-1。其中U16是数据存贮器，要求安装62256 RAM。U15和U17是程序存贮器，U17可使用2764（或27C64）、27128（或27C128），用于固化PDEX344卡

23、监控程序（V1.0），U15位置可安装SRAM、EPROM或相应E2PROM（相应对JP6进行配置，见图3-4），具体如下：a、开发时的配置在开发时，PDEX344卡上常需要装入并运行多种程序（如FLASH.HEX），为方便调试，U15位置应安装SRAM、NVRAM或EEPROM。b、实际使用时的配置实际使用时的配置较为灵活，一般情况下，PDEX344卡上没有程序运行，此时可任意配置，甚至不装任何器件。对于较多级的应用，PDEX344卡作为主结点，与下位机数据交换可由PDEX344卡上程序来完成；而作为主结点扩展用的系统机，只需读写PDEX344卡上的外部数据区即可，此时有三种配置方法：* 安

24、装用SRAM器件，PDEX344卡上的用户程序可由系统机上的程序装入，并激活运行。* 安装NVRAM或E2PROM器件，PDEX344卡上的用户程序可由BBM一次性装入，上电后自启动。* 安装EPROM固化用户程序，上电后自启动。 缺省跳线 图3-4、U15使用不同类型存储器时的跳线说明3.4、BITBUS接口配置 BITBUS接口的配置包括通讯模式设置，站号设置和光电隔离设置三部分。 3.4.1、通讯模式设置PDEX344支持375Kbps和62.5Kbps两种自时钟串行通讯方式。两种通讯方式的特点示于表3-3中。 表3-3、BITBUS通讯模式选择特 征62.5Kbps方式375Kbps方

25、式每段允许的最大操作距离1.2KM300M整个网络的最大操作距离13.2KM900M允许的重复器个数10个2个一段允许的最大节点数28个整个网络的最大节点数250个所需的传输线数1对（无重复器）2对（有重复器） 3.4.2、站号设置每块PDEX344卡在所在的BITBUS网络中必须对应一个站号，相互之间站号不能相同。站号通过8位跳线器JP3进行设置，JP3以双排排列，上、下为一对，每对对应数据线的一位，站号可用范围为1 250，按二进制排列，表3-4示出了其对应关系。表3-4、站号跳线器JP3和数据线对应关系 JP3E49E50E47E48E45E46E43E44E41E42E39E40E37

26、E38E35E36对应位D7D6D5D4D3D2D1D0JP3跳线器跳上为1，不跳为0。如若跳上E43E44和E41E42，则站号为18H。注意:主站上的PDEX344卡在命令中逻辑站号永远为FFH,而不管实际站跳线器JP3之跳线设置,在从站上使用时,本站对PDEX344的所有操作逻辑站号也为FFH,而主站对该站操作时，逻辑站号为实际跳线的站号。 3.4.3 通讯光电隔离设置：PDEX344对BITBUS通讯接口部分实现了光电隔离，可通过跳线JP9、JP11选择通讯时是否需光隔。表3-5示出了其选择方式。表3-5、通讯接口光隔与否选择与设置 OPTION 切换方式 强制方式 经光隔 E80E8

27、1，E83E84 E85E93，E87E94 E90E95，E92E96 E80E81，E83E84 E85E86，E87E88 E89E90，E91E92 不经光隔 E79E80，E82E83 E85E93，E87E94 E90E95，E92E96 E79E80，E82E83 E85E86，E87E88 E89E90，E91E92缺省设置为“光电隔离”。 3.5、DPU面板指示灯与PDEX344卡的连接 在XDPS的实际使用中，DPU上的状态指示灯由PDEX344卡控制，其对应关系见下表： 表3-6、DPU状态指示灯与PDEX344卡上跳针之对应关系状态指示灯电源主控运行停机组态 跳针JP8

28、JP17JP15JP16JP14 注：连接时注意正负极性（极性标于印板上）。4、并行口和BITBUS接口引脚说明4.1、并行口引脚说明 表4-1、P1引脚说明引脚号说明引脚号说明A2数据线D7A29地址线A2A3数据线D6A30地址线A1A4数据线D5A31地址线A0A5数据线D4B1/B10/B31GNDA6数据线D3B2ResetA7数据线D2B3/B295VA8数据线D1B4IRQ2A9数据线D0B912VA11板选信号B13IOWRA22地址线A9B14IORDA23地址线A8B21IRQ7A24地址线A7B22IRQ6A25地址线A6B23IRQ5A26地址线A5B24IRQ4A27

29、地址线A4B25IRQ3A28地址线A3/ 注：其余为空脚。 PDEX344卡元件面正视，自右而左是A1A31，焊接面自左而右是B1B31。4.2、BITBUS接口引脚说明BITBUS通讯采用双绞屏线或同轴电缆进行连接，两站通过9芯阳性D型插与PDEX344之J1相连。连接件J1之定义如下表所示： 表4-2、Connector PinoutPinSignalPinSignal1+12V6+12v2GND7GND3DATA*8DATA4DCLK*/RTS*9DCLK/RTS5RGND/J1各引脚之位置见下图。 图4-1、J1引脚位置图5、调试说明 5.1、I/O地址分配 PDEX344卡上有两个

30、跳接器JP1与JP13，分别用于设置卡件的通讯基地址和仲裁基地址，应按3-2中说明跳线，即其缺省配置，对应的基地址分别为208H和218H。 5.2、硬件调试内容 其调试包括如下几项： 1、电源 2、双机跟踪 3、双机切换 4、指示灯控制 5、PDEX344 CPU系统 6、并行总线接口 7、BITBUS通讯 8、软、硬复位 9、通讯可靠性测试 5.3、具体调试说明 5.3.1、电源 a、用万用表检测卡件电源与地之间的电阻。如在200左右，即为正常，如太小，则卡上可能有短路现象。 b、将卡件插入PC/AT总线，电源指示灯亮，方为正常。 5.3.2、双机跟踪 a、将两块PDEX344卡的仲裁基地

31、址JP13分别跳为218H（简称A卡）和318H（简称B卡），然后插入PC/AT总线，连上互连仲裁电缆，上电。 b、在PC机上，分别用DEBUG命令向218H和318H口写数据A6H。 c、读21AH和31AH口，应为81H。 d、往218H写数据55H，读21AH口，应为01H，然后，读319H，应为55H。 e、改变d项中所写数据，为AAH或其他字节数，重复d项数次，如正常，说明A卡、B卡之并口通讯正常。 f、往318H口写数据55H，读31A口，应为00H，然后，读219H口，应为55H。 g、改变f项中所写数据为AAH，或其他字节数，重复f项数次，如正常，说明A卡、B卡之并口通讯正常。

32、 h、以上均正常，则说明双机跟踪功能正常。 5.3.3、指示灯控制 a、将两块PDEX344卡的仲裁基地址JP13分别跳为218H（简称A卡）和318H（简称B卡），然后插入PC/AT总线，上电。 b、往21FH口分别写00H，01H，10H与11H，应可看到A卡之JP15，JP14对应灯状态为：DATA JP15灯JP14灯00H 亮 亮01H 亮 灭10H 灭 亮11H 灭 灭 c、往31FH口重复b之操作，应可看到同样现象。 d、重复b、c若干次，若正常。则说明，指示灯控制正常。 5.3.4、双机切换 a、将两块PDEX344卡的仲裁基地址JP13分别跳为218H（简称A卡）和318H（

33、简称B卡），然后插入PC/AT总线，连上双机切换电缆，上电。 b、两卡之JP18跳在E141E142位置，这时两卡之JP16对应指示灯均应闪烁。如现象正常，将其跳在E123E124位置。 c、将强制单机跳线跳上，这时JP17对应指示灯应亮；不跳（缺省），则灯灭。重复几次。如正常，则表明强制单机功能正常。 d、往21CH口写80H，这时A卡之JP17对应灯亮，然后往31C口写80H。 e、往21CH口写81H，这时A卡之JP17对应灯灭，B卡之对应灯亮，并可听到继电器通断之声音。 f、往31CH口写82H，这时B卡之灯亮，A卡之灯亮。 g、将所写数据逐步增加，直到87H，重复e、f，应可看到两卡

34、之JP17对应灯交替灭和亮。 h、上述过程中，任何时刻，读21EH和31EH口，应为FFH（ JP17指示灯灭）与FEH（JP17指示灯亮）。 i、重复d、e、f、g、h 数次。 j、拔掉A卡处仲裁电缆，A卡JP17灯灭，B卡JP17灯亮。 k、拔掉B卡处仲裁电缆，B卡JP17灯灭，A卡JP17灯亮。 l、以上均通过，则说明双机切换功能正常。 5.3.5、PDEX344 CPU系统 a、按样板跳好线和安装好器件。 b、将PDEX344插入PC/AT总线，上电。 c、如指示灯D1，D2，各闪一次，最后红灯D1灭，绿灯D2亮，即为正常。 5.3.6、并行总线接口 a、将卡件跳好线，插入PC/AT总线，上电。 b、执行BBM.EXE文件。 c、这时应可用RXMEM和WXMEM对FF站点之RAM进行读写，如操作正常，则并行总线接口正常。 5.3.7、BITBUS通讯 a、按样板跳好线，将强制单机开关置为主控状态，并用通讯电缆与I/O站之BC相连，上电。 b、这时，应可用BBM之RXMEM 和WXMEM 命令时BC卡之RAM区进行读写。如能，则说明BITBUS通讯正常。 5.3.8、软硬复位 a、