EDA课程设计报告-彩灯控制器

1、edaeda 技术技术课程设计报告课程设计报告学学 院：院： 信息科学技术学院信息科学技术学院 专专 业：业： 通信工程通信工程 班班 级：级： 通通 信（信（2）班）班 姓姓 名：名： 肖肖 强强 学学 号：号： 20081604b064 2011 年年 06 月月 26 日日目目 录录摘 要.1一.设计目的.1二.设计题目描述及要求.1三.设计原理.23.1 方案论证 .23.2 模块设计 .23.2.1 集成分频器模块 .23.2.2 32 进制计数器模块 .23.2.3 彩灯控制模块 .23.2.4 4 选 1 选择器模块 .23.2.5 4 进制计数器模块 .23.3 系统结构 .2

2、四.总结.2参考文献.2附录一.编译.2附录二.时序仿真.2附录三.程序.9摘摘 要要循环彩灯的电路很多，循环方式更是五花八门，而且有专门的可编程彩灯集成电路。绝大多数的彩灯控制电路都是用数字电路来实现的，例如，用中规模集成电路实现的彩灯控制电路主要用计数器，译码器，分配器和移位寄存器等集成。本次设计的循环彩灯控制器就是用计数器和译码器来实现，本彩灯控制器能实现四种不同的花型，在呈现出不同花型的同时发出四种不同的声音，数码管用以标记当前呈现的是哪种花型。 关键词关键词 ：计数器，二极管, 数码管，分频器一一设设计计目目的的学习eda开发软件和max+plus 的使用方法，熟悉可编程逻辑器件的使

3、用，通过制作来了解彩灯控制系统。本次课程设计的主要目的是通过电子设计自动化的设计，掌握fpga应用系统的开发过程，进一步理解fpga应用系统的工作原理。本课程设计设计了一个多路彩灯控制器，四种彩灯能循环变化，有清零开关，可以变化彩灯闪动频率即可以选择不同的节拍。整个系统有三个输入信号，分别为音频输入脉冲信号clk2,复位清零信号clr,彩灯输入控制脉冲clk1。最后按照fpga的开发流程和vhdl语言建模、仿真、综合、下载、适配，用eda6000实验箱上的fpga系统实现了相应的功能。通过这次课程设计更清楚的理解了vhdl程序的描述语言，能进行简单程序的编写和仿真。二二. .设设计计题题目目描

4、描述述和和要要求求1） 设计一个彩灯控制器，使彩灯（led 管）能连续发出四种以上不同的显示形式；2）随着彩灯显示图案的变化，发出不同的音响声。3）扩充其它功能。三三. .设设计计原原理理3 3. .1 1 方方案案论论证证彩灯设计总体采用分模块的方法来完成，包括分频器、32 进制计数器、4进制计数器、4 选 1 选择器、彩灯控制器五大部分。其中彩灯控制器是用来控制 8 个 led，使其呈现出不同的花型，而彩灯控制器的输出则是由 32 进制计数器来控制。扬声器输出不同的响声是通过加不同频率的麻涌信号来实现，不同频率的信号送至扬声器会发出不同的声音。所以用了一个集成分频器来将输入的频率分成几种不

5、同的频率。不同频率的选择性输出则是由一个 4 选一的选择器来实现。在现实不同花形的同时，伴随有不同的声音发出，而且通过数码管现实1、2、3、4，标志出所显示的是哪一种花型。数码管的显示是由彩灯控制模块来控制。3 3. .2 2 模模块块设设计计3.2.1 集成分频器模块设计要求显示不同的彩灯的时候要伴随不同的音乐，所以设计分频器来用不同的频率控制不同的音乐输出。模块说明：rst:输入信号 复位信号 用来复位集成分频器的输出使输出为“0”，及没有音乐输出，输入此信号后，彩灯从第一种花型开始顺序循环。clk:输入信号 此信号即为分频输入的频率信号。clk_4、clk_6、clk_8、clk_10：

6、输出信号 即为分频模块对输入信号 clk的分频，分别为 1/4 分频输出、1/6 分频输出、1/8 分频输出、1/10 分频输出。图 3-2-1 集成分频器3.2.2 32 进制计数器模块32 进制模块用来控制彩灯输出模块，即确定彩灯控制器的不同的输出。rst:输入信号 复位信号 用来复位 32 进制使其输出为“00000”。clk:输入信号 用来给模块提供工作频率。count_out4.0:输出信号 即为 32 进制计数器的输出。 图 3-2-2 32 进制计数器3.2.3 彩灯控制模块彩灯控制模块用来直接控制彩灯的输出，使彩灯表现出不同的花样。rst:输入信号 使彩灯控制模块的输出为“00

7、000000”，即让彩灯无输出。input4.0:输入信号 不同的输入使彩灯控制模块有不同的输出即彩灯显示出不同的花样。output7.0:输出信号 直接与彩灯相连来控制彩灯。sm3.0:输出信号 用来控制数码管使其显示 1、2、3、4，以此来标志出不同的花型。图 3-2-3 彩灯控制模块3.2.4 4 选 1 选择器模块rst:输入信号 复位信号 使选择器的输出为“0”。in1、in2、in3、in4：输入信号 接分频器的输出。inp1.0:输入信号 接 4 进制计数器的输出用来控制选择器的选择不同的输入选择不同的输出。output：输出信号 直接接扬声器即输出的是不同的频率来控制扬声器播放

8、音乐。图 3-2-4 4 选 1 选择器3.2.5 4 进制计数器模块4 进制计数器作为选择器的输入来控制选择器选择不同的频率作为输出控制扬声器工作。clk:输入信号 来为计数器提供工作频率。rst:输入信号 复位信号 使计数器的输出为“00”。图 3-2-5 4 进制计数器3 3. .3 3 系系统统结结构构 整个系统就是各个分模块组成来实现最后的彩灯控制功能，系统又两个时钟来控制一个是控制 32 进制计数器即控制彩灯控制模块来实现彩灯的不同输出，另一个时钟为分频器的输入来进行分频处理，最后用来控制扬声器发出不同的音乐，具体分频处理的时钟的频率比实现彩灯控制的时钟频率要高。 图 3-3-1

9、系统功能模块四四.总总结结这次的 eda 课程设计有一周的时间，在这一周的时间里我们充分合理的安排了自己的时间来使本次的课程设计能够顺利的完成，当然我们在本次的设计中并不是一帆风顺的，我们遇到了一些的问题，例如我们开始时用的文本的方式用一个总的程序来完成，可以在设计的过程中我们发现程序编到后面变量越到很容易搞混淆同时各个进程间的联系也越来越模糊以至于后面我们自己都不知道程序的整体框图是什么，导致后面不能够继续下去，后面我们再一次对我们这次的设计题目进行了分析和整理，最后我和我的同伴决定采用分模块的方式来完成本次的课题设计，当然最重要的是分析各个模块间的关系。最后我们采用上面分析的结构框图。最后

10、我们的设计很成功，仿真和硬件测试都是正确的，实现了我们的设计要求和目的。在这次设计中我们收获了很多，首先最直接的收获就是我们巩固了这门课程所学过的知识，把它运用到了实践当中，并且学到了很多在书本撒和那个所没有学到的知识，通过查阅相关资料进一步加深了对 eda 的了。总的来说，通过这次课程设计不仅锻炼了我们的动手和动脑能力，也使我懂得了理论与实际相结合的重要性，只有理论知识是远远不够的，要把所学的理论知识与实践相结合起来，才能提高自己的实际动手能力和独立思考的能力。在我们的共同努力和指导老师的指引下我们圆满的完成了彩灯控制器的设计，实现了设计目的。参参考考文文献献：1 金西，vhdl 与复杂数字

11、系统设计，西安，西安电子科技大学出版社，20032 汉泽西，eda 技术及其应用，北京，北京航空航天大学出版社，20043 李广军 可编程 asic 设计及应用，电子科技大学出版社,20054 谢自美，电子线路设计实验测试，华中理工大学出版社,20045 谭会生，eda 技术，西安电子电子科技大学出版社，2004 年附附录录一一. . 编编译译附附录录二二. . 时时序序仿仿真真附附录录三三. . 程程序序-分频器模块-library ieee;use ieee.std_logic_1164.all;entity fenpinqi isport(clk,rst: instd_logic;clk

12、_10,clk_4,clk_6,clk_8: out std_logic);end fenpinqi;architecture cd of fenpinqi isbeginp1:process(clk,rst) variable a:integer range 0 to 20; begin if rst=1 then clk_4=3 then a:=0; clk_4=1; else a:=a+1; clk_4=0; end if; end if; end if;end process p1;p2:process(clk,rst) variable b:integer range 0 to 20

13、; begin if rst=1 then clk_6=5 then b:=0; clk_6=1; else b:=b+1; clk_6=0; end if; end if; end if;end process p2;p3:process(clk,rst) variable c:integer range 0 to 20; begin if rst=1 then clk_8=7 then c:=0; clk_8=1; else c:=c+1; clk_8=0; end if; end if; end if;end process p3;p4:process(clk,rst) variable

14、 d:integer range 0 to 20; begin if rst=1 then clk_10=9 then d:=0; clk_10=1; else d:=d+1; clk_10=0; end if; end if; end if;end process p4;end cd;-4 选 1 选择器-library ieee;use ieee.std_logic_1164.all;entity xzq4_1 isport( rst:in std_logic; inp:in integer range 0 to 3;in1,in2,in3,in4: in std_logic;output

15、: out std_logic);end xzq4_1;architecture a of xzq4_1 isbeginprocess (rst,inp)begin if(rst=1) then outputoutputoutputoutputoutputnull; end case; end if;end process;end a;-彩灯控制模块-library ieee;use ieee.std_logic_1164.all;entity caideng isport(input: ininteger range 0 to 31; rst:in std_logic; output: ou

16、t std_logic_vector(7 downto 0); sm :out std_logic_vector(6 downto 0);end caideng;architecture a of caideng isbeginprocess (input)begin if rst=1 then output=00000000;smoutput=10000000;smoutput=01000000;smoutput=00100000;smoutput=00010000;smoutput=00001000;smoutput=00000100;smoutput=00000010;smoutput=

17、00000001;smoutput=00010000;smoutput=00110000;smoutput=00111000;smoutput=01111000;smoutput=01111100;smoutput=01111110;smoutput=11111110;smoutput=11111111;smoutput=10000001;smoutput=11000001;smoutput=11000011;smoutput=11100011;smoutput=11100111;smoutput=11110111;smoutput=11111111;smoutput=00001000;smo

18、utput=00000001;smoutput=00000010;smoutput=00000100;smoutput=00001000;smoutput=00010000;smoutput=00100000;smoutput=01000000;smoutput=10000000;smnull; end case; end if; end process; end a;-32 进制计数器模块-library ieee;use ieee.std_logic_1164.all;entity counter_32 isport(clk,rst: instd_logic;count_out: out integer range 0 to 31);end counter_32;architecture a o