数字电子技术基础chapt03

1、3.1 概述概述一、定义一、定义电路任意时刻的输出信号仅取决于该时电路任意时刻的输出信号仅取决于该时刻的刻的输入信号输入信号，与输入信号作用前，与输入信号作用前电路电路的状态的状态无关。无关。输入逻输入逻辑变量辑变量组合逻辑电路组合逻辑电路a1any1y2yma2输出逻输出逻辑变量辑变量第三章第三章 组合逻辑电路组合逻辑电路y1=f1(a1,a2an)y2=f2(a1,a2an).ym=fm(a1,a2an)y=f(a)二、逻辑功能的描述二、逻辑功能的描述3.1 概述3.2 组合逻辑电路的分析方法组合逻辑电路的分析方法通过分析找出电通过分析找出电路的逻辑功能路的逻辑功能已知逻辑电路已知逻辑电路

2、列出真值表列出真值表或功能表或功能表适当的化简适当的化简与变换与变换写出逻辑表达式写出逻辑表达式分析其逻辑功能分析其逻辑功能3.2 组合逻辑电路的分析方法(1)例例1：试分析下列组合逻辑电路的功能：试分析下列组合逻辑电路的功能：=1=1abcycbay. 12、列真值表、列真值表a b c y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13、分析逻辑功能、分析逻辑功能奇偶校验器：奇偶校验器：a、b、c中有奇中有奇数个数个“1”，输出为，输出为“1”；a、b、c中有偶数个中有偶数个“1”，输出为，输出为“0”；011010013.2 组合逻辑电路的分析方法(2)

3、bcd码奇偶码奇偶形成器形成器及奇偶及奇偶校验器校验器发送器接送器b0b3b2b11ep3210bbbbppbbbbe32101111113.2 组合逻辑电路的分析方法(3)例例2：试分析下列组合逻辑电路的功能：试分析下列组合逻辑电路的功能：1&1ya1a0d0d1d2d3s) 301201101001(daadaadaadaasy3.2 组合逻辑电路的分析方法(4) 301201101001(daadaadaadaasyya1 a0s1 00 0 00 0 10 1 00 1 1d0d1d2d33.2 组合逻辑电路的分析方法(5) 四选一数据选择器四选一数据选择器ya1a0d0sd1d2d3

4、数据输出端数据输出端地址输入端地址输入端数据输入端数据输入端选通端、使能端选通端、使能端控制端：低电平控制端：低电平有效有效3.2 组合逻辑电路的分析方法(6) 八选一数据选择器八选一数据选择器ya1a0d0sd1d2d3d4 d5 d6 d7a23.2 组合逻辑电路的分析方法(7)八选一数据选择器八选一数据选择器功能表功能表0d0d1d2d3d4d5d6d7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1100000000ya2 a1 a0s3.2 组合逻辑电路的分析方法(8)3.3 组合逻辑电路的设计（综合）组合逻辑电路的设计（综合）按照给定

5、具体的逻辑问题设计出最按照给定具体的逻辑问题设计出最简单的逻辑电路简单的逻辑电路逻辑抽象逻辑抽象适当的化简适当的化简与变换与变换写出逻辑写出逻辑表达式表达式列出真值表列出真值表或功能表或功能表选择合适的选择合适的器件实现器件实现画出其画出其电路图电路图1、确定输入、输出逻辑变量的个数、确定输入、输出逻辑变量的个数2、确定输入、输出逻辑变量的含义、确定输入、输出逻辑变量的含义3、根据逻辑关系、根据逻辑关系列出真值表或功能表列出真值表或功能表1、ssi的设计的设计2、msi的设计的设计3、pld的设计的设计3.3 组合逻辑电路的设计(1)例例1：试设计一个多数表决电路（三人表决电路）：试设计一个多

6、数表决电路（三人表决电路）输入逻辑变量输入逻辑变量 a、b、c 1 ： 同意同意 0： 不不同意同意输出逻辑变量输出逻辑变量y： 1 ： 通过通过 0 ：不：不通过通过1、逻辑抽象、逻辑抽象abcz0000010100111001011101112、列出真值表、列出真值表3、写出逻辑表达式、写出逻辑表达式abccabcbabcaz000101113.3 组合逻辑电路的设计(2)4、适当的化简与变换、适当的化简与变换abccabcbabcaz11100100z0a10001101bc1=ab+ac+bc3.3 组合逻辑电路的设计(3)1）ssi实现（与非门）：实现（与非门）：5、选择合适的器件实

7、现，画出电路图、选择合适的器件实现，画出电路图z=ab+ac+bcbcacab&abcz3.3 组合逻辑电路的设计(4)2）msi实现（实现（四选一数据选择器四选一数据选择器）) 301201101001(daadaadaadaasy301201101001daadaadaadaays令令 =0abccabcbabcaz令令a1=a，a2=b，y=z010101aacaacaay可得：可得：d0=0，d1=d2=c，d3=13.3 组合逻辑电路的设计(5) 四选一数据选择器四选一数据选择器ya1a0d0sd1d2d3zbca13.3 组合逻辑电路的设计(6)3.4 若干常用的组合逻辑电路若干常

8、用的组合逻辑电路 制成标准化的中规模集制成标准化的中规模集成电路产品成电路产品编码器、译码器、数编码器、译码器、数据选择器、数值比较据选择器、数值比较器、加法器、函数发器、加法器、函数发生器、奇偶校验器生器、奇偶校验器3.4.1 编码器编码器将不同的事物用二进制将不同的事物用二进制代码表示的电路代码表示的电路 一、普通一、普通编码器编码器i08线线3线编码器线编码器i1i2i3i4i5i6y2i7y1y03.4 若干常用的组合逻辑电路(1) 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00

9、0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1y2 y1 y0i0 i1 i2 i3 i4 i5 i6 i7输输 出出 输输 入入8线线3线编码器功能表线编码器功能表y2=i4+i5+i6+i7y1=i2+i3+i6+i7y0=i1+i3+i5+i70 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 13.4 若干常用的组合逻辑电路(2)y2=i4+i5+i6+i7y1=i2+i3+i6+i7y0=i1+i3+i5+i7111i7i6i5i4i3i2i1i03.4 若干常用的组合逻辑电路(3) 输输 入入输输 出出i0 i1

10、i2 i3 i4 i5 i6 i7y2 y1 y01 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 18线线3线优先编码器功能表线优先编码器功能表二、优先编码器二、优先编码器3.4 若干常用的组合逻辑电路(4) 输输 入入输输 出出i0 i1 i2 i3 i4 i5 i6 i7 s y2 y1 y0 yexys 00 0 0 0 0 0 0 0 11 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0

11、1 1 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0三、功能扩展三、功能扩展s为选通端为选通端：s=0，编码器禁止编码器禁止工作；工作；s=1编码器正常工作编码器正常工作ys为无编码信号输入端为无编码信号输入端： ys=0，有编码信号输入有编码信号输入； ys =1，无编码信号输入无编码信号输入yex为编码输出信号有效端为编码输出信号有效端

12、： yex =1，编码输出信号有效编码输出信号有效； yex =0，编码输出信号无效编码输出信号无效3.4 若干常用的组合逻辑电路(5)四、中规模集成编码器四、中规模集成编码器1、8线线3线优先编码器（线优先编码器（74ls148）p1088线线3线优先编码器线优先编码器 74ls148 0i1i2i3i4i5i6i7is2y1y0yexysy1 1 0 0 1 1 1 1 01 0 0 0 10 0 1 1 0 0 0 1 00 0 1 0 10 0 0 1 0 1 1 1 11 1 1 1 11 1 1 1 1 1 1 1 01 1 1 1 03.4 若干常用的组合逻辑电路(6)2、二、二

13、十进制优先编码器（十进制优先编码器（74ls147）p110二二十进制优先编码器十进制优先编码器 74ls1470i1i2i3i4i5i6i7i2y1y0y3y8i9i3.4 若干常用的组合逻辑电路(7)3.4.2 译码器译码器将二进制代码译成对应的输出的将二进制代码译成对应的输出的高、低电平信号的电路高、低电平信号的电路 ；是编码；是编码的反操作的反操作一、二进制一、二进制译码器译码器a03线线8线译码器线译码器a1a2y3y4y5y6y2y7y1y0二进制二进制译码器译码器 二二十进制译码器十进制译码器显示译码器显示译码器1、原理图、原理图3.4 若干常用的组合逻辑电路(8)输输 入入输输

14、 出出a2 a1 a0y0 y1 y2 y3 y4 y5 y6 y70 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 3线线8线译码器真值表线译码器真值表电路图如p1110120aaay 0121aaay 0122aaay 0123aaay 0124aaay 0125aaay 0126aaay 0

15、127aaay 3.4 若干常用的组合逻辑电路(9)&1321012sssaaa2sa2a1a0s13s7y只有当只有当s1=1，2s3s=00时时7y012aaa7m否则，否则，17y3.4 若干常用的组合逻辑电路(10)a03线线8线译码器线译码器a1a22、中规模集成、中规模集成3线线8线译码器线译码器（74ls138）7y6y5y4y3y2y1y0ys13s2s 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 0 1 1 0

16、 1 1 0 0 0 1 1 1 1 1 1 1 13.4 若干常用的组合逻辑电路(11)3、译码器设计组合逻辑函数、译码器设计组合逻辑函数推论推论1：3线线8线译码器辅以适当门电线译码器辅以适当门电路可实现任何三变量的多输出逻辑函数路可实现任何三变量的多输出逻辑函数推论推论2：n线线2n线译码器辅以适当门电线译码器辅以适当门电路可实现任何路可实现任何n变量的多输出逻辑函数变量的多输出逻辑函数3.4 若干常用的组合逻辑电路(12)例如：试利用例如：试利用3线线8线译码器线译码器74ls138设计多设计多输出的组合逻辑函数输出的组合逻辑函数cbabcacaz1cbabaz2cbabcacabcb

17、az16543mmmm6543mmmmcbabaz2532mmm3.4 若干常用的组合逻辑电路(13)a03线线8线译码器线译码器a1a27y6y5y4y3y2y1y0ys13s2sabc1&z1z23.4 若干常用的组合逻辑电路(14)二二十进制译码器十进制译码器a0a1a2二、中规模集成二二、中规模集成二十进制译码器十进制译码器（74ls42）7y6y5y4y3y2y1y0ya38y9y3.4 若干常用的组合逻辑电路(15)三、显示译码器三、显示译码器1、七段字符显示器、七段字符显示器1）发光二极管（）发光二极管（led）abcdefgd.p3.4 若干常用的组合逻辑电路(16)共阴极驱动

18、：共阴极驱动： a b c d e f g dp0ra13.4 若干常用的组合逻辑电路(17)共阳极驱动：共阳极驱动：0 a b c d e f g dp+5vrra+5v13.4 若干常用的组合逻辑电路(18)3.4 若干常用的组合逻辑电路(19) 2）液晶显示器（）液晶显示器（lcd）abcdefg2、bcd七段显示译码器七段显示译码器bcd七七段段显显示示译译码码器器a3a1a2a0abcdefg00000001001000113.4 若干常用的组合逻辑电路(20)输输 入入输输 出出a3 a2 a1 a0ya yb yc yd ye yf yg 0 0 0 0 0 0 0 1 0 0

19、1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1bcd七段显示译码器七段显示译码器真值表真值表电路图如p1183.4 若干常用的组合逻辑电路(21)3、中规模集成、中规模集成bcd七段显示译码器七段显示译码器(74ls48)a0 bcd七段显示译码器

20、七段显示译码器a1a2yeydycybyfyayga3ltrbirbobi /试灯端：为试灯端：为“0”时，显时，显示器全亮，显示示器全亮，显示 “8”灭零输入端：为灭零输入端：为“0”时且时且a3a2a1a0=0000，显示器全灭，显示器全灭，不显示，不显示 “0”灭灯输入端：为灭灯输入端：为“0”时时显示器全灭显示器全灭灭零输出端：灭零输入端为灭零输出端：灭零输入端为“0”时且时且a3a2a1a0=0000，输，输出为出为“0”3.4 若干常用的组合逻辑电路(22)4、74ls48的应用的应用3.4 若干常用的组合逻辑电路(23)3.4.3 加法器加法器二进制之间的算术运算都是化做二进制之

21、间的算术运算都是化做若干步加法运算进行，因此加法若干步加法运算进行，因此加法器是构成算术运算器（器是构成算术运算器（au）的）的基本单元基本单元一、一、1位加法器位加法器1、半加器、半加器不考虑来自低位的进位将不考虑来自低位的进位将两个二进制相加两个二进制相加haabsco输 入 输出 a bs co 0 0 0 1 1 0 1 10 01 01 00 1bababasco=ab3.4 若干常用的组合逻辑电路(24)bababasco=ab=1&abscoha3.4 若干常用的组合逻辑电路(25)2、全加器、全加器考虑来自低位的进位，将考虑来自低位的进位，将两个二进制数和来自低位两个二进制数和

22、来自低位的进位的进位3个数相加个数相加faabsco输 入输出 a b cs co 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 01 01 00 1ci1 00 10 11 1abcicibacibacibasabciciabcibabciaco3.4 若干常用的组合逻辑电路(26)s0a10001101bci1abcicibacibacibas11110000)()(bcicibacibciba)()(cibacibaciba3.4 若干常用的组合逻辑电路(27)co0a10001101bci1abciciabcibabciaco111

23、10000 =ab+aci+bcicibaabcibaabcibabciaab)()(3.4 若干常用的组合逻辑电路(28)cibaabco)(cibas3.4 若干常用的组合逻辑电路(29)二、多位加法器二、多位加法器1、串行进位加法器、串行进位加法器a3a2a1a0+b3b2b1b0=s3s2s1s0c4c3c2c1c03.4 若干常用的组合逻辑电路(30)2、超前进位加法器、超前进位加法器si直接由直接由ai与与bi构成，不由各进位信号产生，可构成，不由各进位信号产生，可提高运算速度。提高运算速度。iiiicibasiiiiiicibabaco)(iiibag 定义进位生成函数iiiba

24、p进位传送函数)(00011111cipgpcibas000000cipcibas3.4 若干常用的组合逻辑电路(31)()()(001011200011211122222cippgpgpcipgpgpcipgpcibas)(001201212233cipppgppgpgpsp124 图3、300012301231232334cippppgpppgppgpgco3.4 若干常用的组合逻辑电路(32)三、中规模集成四位超前进位全加器三、中规模集成四位超前进位全加器 （74ls283，74ls83）四位超前进位全加器四位超前进位全加器a3a2a1a0b3b2b1b0cicos3s2s1s0 0 1

25、 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 03.4 若干常用的组合逻辑电路(33)四、中规模集成四位超前进位全加器的应用四、中规模集成四位超前进位全加器的应用1、设计组合逻辑电路、设计组合逻辑电路例如、试设计一个代码转换电路，将例如、试设计一个代码转换电路，将bcd码码转换为转换为余余3码码。y3y2y1y0=dcba+00113.4 若干常用的组合逻辑电路(34)四位超前进位全加器四位超前进位全加器a3a2a1a0b3b2b1b0cicos3s2s1s0y3 y2 y1 y0d c b a 0 0 1 1 03.4 若干常用的组合逻辑电路(35)2、构成全减器、构成全减器x3x2x1x0-y3y2y1y0=x3x2x1x0+-y3y2y1y0补码补码101230123yyyyxxxx3.4 若干常用的组合逻辑电路(36)四位超前进位全加器四位超前进位全加器a3a2a1a0b3b2b1b0cicos3s2s1s0x3 x2 x1x0t3 t2 t1 t0 y3y2y1y