第3部分计算机的基器件

1、第第3章章 计算机的基本器件计算机的基本器件目目 录录3.1 3.1 逻辑代数与逻辑电路逻辑代数与逻辑电路 3.2 3.2 组合逻辑电路组合逻辑电路3.3 3.3 时序逻辑电路时序逻辑电路3.4 3.4 总线缓冲器和总线控制器总线缓冲器和总线控制器3.5 3.5 时钟发生器时钟发生器3.1 3.1 逻辑代数与逻辑电路逻辑代数与逻辑电路3.1.1 3.1.1 逻辑代数逻辑代数3.1.2 3.1.2 基本基本逻辑电路逻辑电路 逻辑代数是对二值变量进行逻辑运算的代数，逻辑代数是对二值变量进行逻辑运算的代数，可以对所计算的量进行可以对所计算的量进行“或或”、“与与”、“非非”等逻辑运算，它是形式逻辑的

2、一个分支，是由等逻辑运算，它是形式逻辑的一个分支，是由英国数学家、逻辑学家乔治布尔建立和发展英国数学家、逻辑学家乔治布尔建立和发展起来的，所以常称为起来的，所以常称为“布尔代数布尔代数”（boolean boolean algebraalgebra）。）。 3.1.1 3.1.1 逻辑代数逻辑代数逻辑变量与逻辑函数逻辑变量与逻辑函数 逻辑变量逻辑变量 逻辑代数的变量简称为逻辑变量，它是赋以逻辑代数的变量简称为逻辑变量，它是赋以逻辑属性值真或假的变量。逻辑代数是一种二值逻辑属性值真或假的变量。逻辑代数是一种二值代数，逻辑变量只有代数，逻辑变量只有0 0、1 1两种取值。只有三种最两种取值。只有三

3、种最基本的运算，即基本的运算，即逻辑加（逻辑加（“或或”运算）、逻辑乘运算）、逻辑乘（“与与”运算）及逻辑非（运算）及逻辑非（“非非”运算），运算），逻辑逻辑代数中的一切其它运算都由这三种运算构成。代数中的一切其它运算都由这三种运算构成。 3.1.1 3.1.1 逻辑代数逻辑代数逻辑加又叫逻辑加又叫“或或”逻辑运算，运算符号是逻辑运算，运算符号是“+”+”或或“”。其运算规则是，只要。其运算规则是，只要a a、b b、c c中任一为中任一为“1”1”时，其时，其“或或”的结果的结果f f就为就为“1”1”，只有当，只有当a a、b b、c c都为都为“0”0”，其结果，其结果f f才为才为“0

4、”0”。 f f abcabca ab bc+c+（字母（字母a a、b b、c c等表示逻辑变量）等表示逻辑变量） 逻辑加逻辑加 逻辑乘又叫逻辑乘又叫“与与”逻辑运算，运算符号是逻辑运算，运算符号是“”或或“”。其运算规则是，只有当。其运算规则是，只有当a a、b b、c c均为均为“1”1”时，其时，其“与与”的结果的结果f f才为才为“1”1”，否则为，否则为“0”0”。 f f abcabca ab bc c （字母（字母a a、b b、c c等表示逻辑变量）等表示逻辑变量） 逻辑逻辑乘乘逻辑非也叫逻辑非也叫“非非”运算，又叫逻辑求反，运算运算，又叫逻辑求反，运算符号为符号为“”。“非

5、非”运算的运算规则是，当运算的运算规则是，当a a为为“1”1”时，即为时，即为“0”0”；当；当a a为为“0”0”时，为时，为“1” 1” f f （字母（字母a a表示逻辑变量）表示逻辑变量） 逻辑非逻辑非逻辑变量与逻辑函数逻辑变量与逻辑函数 逻辑函数逻辑函数 逻辑代数中的函数简称为逻辑函数，它是描述逻辑代数中的函数简称为逻辑函数，它是描述逻辑变量关系的函数。逻辑变量关系的函数。 逻辑函数也是一种变量，这种变量随其它变量逻辑函数也是一种变量，这种变量随其它变量的变化而改变，逻辑函数可表示为的变化而改变，逻辑函数可表示为f=f(af=f(a1 1,a,a2 2, ,a,ai i, ,a,a

6、n n) )在逻辑代数中，表示逻辑函数的方法有三种：逻辑在逻辑代数中，表示逻辑函数的方法有三种：逻辑表达式、真值表和卡诺图。表达式、真值表和卡诺图。 3.1.1 3.1.1 逻辑代数逻辑代数 逻辑表达式是用公式表示的函数与变量之间关逻辑表达式是用公式表示的函数与变量之间关系的一种方法。例如，有两个逻辑变量系的一种方法。例如，有两个逻辑变量a a和和b b，当，当它们的取值相异时，函数它们的取值相异时，函数f f的值为的值为1 1，否则为，否则为0 0。对于这样一种函数关系，它的逻辑表达式为：对于这样一种函数关系，它的逻辑表达式为：f=f(a,b)=f=f(a,b)=逻辑表达式逻辑表达式 真值表

7、则是用表格表示函数与变量关系的一真值表则是用表格表示函数与变量关系的一种方法。种方法。 真值表真值表基本的逻辑关系式基本的逻辑关系式 “ “或或”逻辑逻辑功能定义为：功能定义为： 逻辑表达式为：逻辑表达式为：f=a+b f=a+b （有时也写成（有时也写成f=avbf=avb） 3.1.1 3.1.1 逻辑代数逻辑代数基本的逻辑关系式基本的逻辑关系式 “ “与与 ” ”逻辑逻辑功能定义为：功能定义为： 逻辑表达式为：逻辑表达式为：f=af=ab b （有时也写成（有时也写成f=a bf=a b） 3.1.1 3.1.1 逻辑代数逻辑代数基本的逻辑关系式基本的逻辑关系式 “ “非非 ” ”逻辑逻

8、辑功能定义为：功能定义为： 逻辑表达式为：逻辑表达式为：3.1.1 3.1.1 逻辑代数逻辑代数逻辑代数的基本公式和常用公式逻辑代数的基本公式和常用公式 （参看教材（参看教材p57p57p58p58）3.1.1 3.1.1 逻辑代数逻辑代数逻辑表达式的化简逻辑表达式的化简 一个逻辑函数可以有多种不同的表达式，一个逻辑函数可以有多种不同的表达式，实现这些表达式的逻辑线路也有许多种。为实现这些表达式的逻辑线路也有许多种。为了使逻辑设计简单，尽量少使用元件，把电了使逻辑设计简单，尽量少使用元件，把电路设计得更合理，一般都要把逻辑表达式进路设计得更合理，一般都要把逻辑表达式进行化简。行化简。 3.1.

9、1 3.1.1 逻辑代数逻辑代数 合并项法合并项法 吸收法吸收法 配项法配项法 消去法消去法 （参考教材中的例子）（参考教材中的例子） 逻辑表达式化简逻辑表达式化简的方法的方法 真值表是用来描述逻辑函数的值与它的逻辑变量之间关系的表格。 逻辑表达式是用逻辑运算符把逻辑变量连接在一起表示某种逻辑关系的表达式。如上面逻辑表达式化简的例子。 逻辑图是根据逻辑表达式用线段把逻辑符号连接起来，实现逻辑表达式功能的图。 对于一个函数来说，用来表述它的逻辑表达式并不是惟一的，因而实现该函数的逻辑图也不是惟一的，只有它们的真值表是惟一的。对于用不同逻辑表达式或不同逻辑图表示的函数可以用真值表来证明它们所表示的

10、逻辑关系是否相同。 真值表、逻辑表达式和逻辑图真值表、逻辑表达式和逻辑图 逻辑电路和逻辑器件的概念逻辑电路和逻辑器件的概念 逻辑电路：实现逻辑函数的电路逻辑电路：实现逻辑函数的电路 逻辑器件：利用逻辑电路做成的计算机系统逻辑器件：利用逻辑电路做成的计算机系统中常用的器件中常用的器件 计算机中常用的逻辑器件分为组合逻辑器件计算机中常用的逻辑器件分为组合逻辑器件和时序逻辑器件两大类。和时序逻辑器件两大类。3.1.2 3.1.2 基本逻辑电路基本逻辑电路 组合逻辑器件：如果该器件的输出状态仅和当时的组合逻辑器件：如果该器件的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称为组合逻输入状态有

11、关，而与过去的输入状态无关，称为组合逻辑器件，常用的组合逻辑器件有加法器、算术逻辑运算辑器件，常用的组合逻辑器件有加法器、算术逻辑运算单元、译码器、数据选择器等；单元、译码器、数据选择器等； 时序逻辑器件：如果逻辑器件的输出状态不但和当时序逻辑器件：如果逻辑器件的输出状态不但和当时的输入状态有关，而且还和电路在此以前的输入状态时的输入状态有关，而且还和电路在此以前的输入状态有关，称该器件为时序逻辑器件，时序电路内必须包含有关，称该器件为时序逻辑器件，时序电路内必须包含能存储信息的记忆元件能存储信息的记忆元件触发器，它是构成时序逻辑电触发器，它是构成时序逻辑电路的基本电路。常用的时序逻辑器件有寄

12、存器、计数器路的基本电路。常用的时序逻辑器件有寄存器、计数器等等 。3.1.2 3.1.2 基本逻辑电路基本逻辑电路基本逻辑电路基本逻辑电路 “与与”、“或或”、“非非”三种基本逻辑运算三种基本逻辑运算的电路是三种基本逻辑门：的电路是三种基本逻辑门：“与与”门、门、“或或”门、门、“非非”门（反相门）。把这三种基本逻辑门串联门（反相门）。把这三种基本逻辑门串联组合起来，可形成实现组合起来，可形成实现“与非与非”、“或非或非”、“与或非与或非”、“异或异或”、“同或同或”等功能的与非等功能的与非门、或非门、与或非门、异或门、同或门（异或门、或非门、与或非门、异或门、同或门（异或非门）。非门）。

13、3.1.2 3.1.2 基本逻辑电路基本逻辑电路 各种逻辑门的图形符号各种逻辑门的图形符号 3.1.2 3.1.2 基本逻辑电路基本逻辑电路根据逻辑运算的规则：根据逻辑运算的规则：“先进行与操作，后反相先进行与操作，后反相”或或“先反先反相，后进行或操作相，后进行或操作”是等价的。是等价的。因此在数字电路中与非门和或非门常表示成下图所示的符号正逻辑与负逻辑正逻辑与负逻辑正逻辑：正逻辑：指定逻辑电路中高电平为“1”，低电平为“0”，称为正逻辑。负逻辑：负逻辑：指定逻辑电路中低电平为“1”，高电平为“0”，称为负逻辑。比如有某个逻辑电路，它具有下图所示的功能表，那么对正逻辑而言，它是个与非门，而对

14、负逻辑来讲，它则是个或非门。也就是说，正逻辑的与非门就是负逻辑的或非门。 3.2 3.2 组合逻辑电路组合逻辑电路 逻辑电路中输出状态只与当时的输入状态有关，而与过去的输入状态无关，这种逻辑电路称为组合逻辑电路。本节介绍计算机中常用的组合逻辑电路：加法器、算术逻辑单元、译码器和数据选择器。 3.2 3.2 组合逻辑电路组合逻辑电路3.2.1 加法器加法器3.2.2 算术逻辑单元算术逻辑单元3.2.3 译码器译码器3.2.4 数据选择器数据选择器 3.2.1 3.2.1 加法器加法器有两种加法部件：半加器和全加器。半加器:不考虑低位进位输入，两数码ai、bi相加的电路，ci为向高位的进位。 它的

15、功能表、符号和逻辑图如下。 用一个异或门和一个与门就可以构成一个半加器。其逻辑关系是：si=aibi ci= aibi 全加器是全加器是考虑低位进位输入考虑低位进位输入c ci-1i-1的加法器的加法器其功能表、符号和逻辑图如下：全加器全加器 从全加器的逻辑图中可以看出，一个全加器可由一个或门、两个异或门和三个与门组成，也可由两个半加器来形成。其逻辑关系为：si=aibici-1 ci=aibi+bici-1+aici-1全加器全加器3.n3.n位加法器位加法器 4位串行进位加法器的逻辑图如下。 n位串行进位加法器的加法时间较长，各位间的进位是串行传送的，高位全加必须等低位进位来到后才能进行，

16、加法时间与位数有关。3.2.2 3.2.2 算术逻辑单元算术逻辑单元 算术逻辑单元简称alu，是一种功能较强的组合逻辑电路，是计算机的运算器中都不可缺少的重要组成部件。alu能进行多种算术运算和逻辑运算。alu的基本逻辑结构是超前进位加法器，它是通过改变超前进位加法器的进位发生输出和进位传送输出来获得多种运算能力的。有关alu的功能在第四章中再介绍。3.2.3 3.2.3 译码器译码器 译码器：译码器：是具有多个输入端和多个输出端的器件。当输入端加上某一组合信号时，对应这一组合信号的若干个输出端便有信号输出，也就是说，译码器是把输入的一种格式的代码信号译成另一种格式的信号，以实现代码所要求的操

17、作的器件。根据使用方式的不同，译码器又称编码器或换码器。 译码器也是计算机中不可缺少的器件，主要用在控制器里的指令分析，存储器里的地址选择上。 3.2.3 3.2.3 译码器译码器1.译码电路的设计译码电路的设计 以设计3-8译码电路为例。要求根据输入的3位二进制数编码来选择8个输出端中的哪一个有效。设计步骤如下：确定输入输出变量。设3个输入变量为x2x1x0，8个输出变量为y7y6y5y4y3y2y1y0。给出真值表。真值表如下页所示。 根据真值表画出逻辑电路图。 3-8译码器逻辑电路图 典型的译码器芯片典型的译码器芯片74ls138是一种常用的3-8译码器。其引脚图(a)和电路图(b)如下

18、。 当g1端为“0”或g2端为“1”时，译码器此时输出的组合信号为全“1”。3.2.4 3.2.4 数据选择器数据选择器 数据选择器mux (multiplexor/selector)又称多路开关，是以“与或门”或“与或非门”为主的电路。它的作用是在选择信号的作用下，从多个输入通道中选择一个通道的数据作为输出。 3.2.4 3.2.4 数据选择器数据选择器 右图是4选1mux的逻辑符号和功能表。有4个数据输入端a、b、c、d，输出端为z(或)，s1、s0为数据选择端。 该电路的逻辑函数为：该电路的逻辑函数为：3.3 3.3 时序逻辑电路时序逻辑电路 逻辑电路中输出状态不但和当时的输入状态有关，

19、而且还与电路在此以前的输入状态有关，这种逻辑电路称为时序逻辑电路。时序逻辑电路中必须要有能存储信息的记忆元件触发器。本节先介绍触发器，接着介绍计算机中常用的时序逻辑电路寄存器和计数器。 3.3 3.3 时序逻辑电路时序逻辑电路3.3.1 触发器触发器3.3.2 寄存器寄存器3.3.3 计数器计数器3.3.1 3.3.1 触发器触发器 触发器触发器(flip-flop)是一种能记忆机器以前输入状态的存放二进制代码的单元电路，是构成计算机硬件系统中各种时序逻辑电路的基本电路。 分类分类： 按时钟控制方式来分，按时钟控制方式来分，有电位触发、边沿触发、主-从触发等方式的触发器； 按功能来分，按功能来

20、分，有r-s型、d型、j-k型等触发器。由与非门组成的触发器，其置1和置0都要0电平触发， 当r r=0，s s=1时，q q为高电平，q q为低电平，称为0状态。 r r=1， s s=0时，q为高电平， q q为低电平，称为1状态。 r r=1， s s=1时，触发器保持原状态不变。 r r=0， s s=0时，触发器状态不定。一般在正常工作时，不允许出现这种状态。1.r-s1.r-s基本触发器基本触发器 r-s同步触发器的翻转是在同步时钟（在cp端输入）的作用下同步地进行的。可由r-s基本触发器构成。 图中表示， r为置0端， s为置1端，cp为时钟脉冲。q(t)称为触发器的原态，q(t

21、+1)为触发器的次态。2.r-s2.r-s同步触发器同步触发器3.d3.d触发器触发器 d触发器又称数据触发器。主要用来存放数据。d触发器的逻辑符号和真值表如下。 图中rd为置0端，sd为置1端(rdsd也称异步输入端)，d为同步输入端。触发器的状态由时钟脉冲到来时(前沿)d端的状态决定，当d=1时，触发器置1，当d=0时，触发器置0。这与触发器的原状态无关。 4.j-k4.j-k触发器触发器其逻辑符号和真值表如下： rd为置0端，sd为置1端，k为同步置0输入端，j为同步置1输入端。当j=0，k=0时，cp脉冲不改变触发器的状态；当j=0，k=1时，cp脉冲使触发器置0；当j=1，k=0时，

22、cp脉冲使触发器置1；当j=1，k=1时，cp脉冲使触发器翻转。 3.3.2 3.3.2 寄存器寄存器 寄存器：寄存器：就是计算机中用来暂时存放数据代码的器件，它可以接受需要寄存的代码，也可以将寄存的代码送出去。 寄存器是由触发器和一些控制门构成的，一个触发器可以寄存一位二进制代码，如果一个二进制数由n位组成，那么就需要有n个触发器排列起来组成一个寄存器。3.3.2 3.3.2 寄存器寄存器 下下图是由正沿触发的d触发器组成的4位寄存器，在cp脉冲正沿作用下，外部数据才能进入寄存器。几种常见寄存器的组成结构几种常见寄存器的组成结构串行寄存器串行寄存器在串行寄存器中每来一个同步脉冲ck，其内容就

23、向qd方向移一位。并行寄存器：并行寄存器：当时钟脉冲cp到来时，各触发器的输入端的数据可以被锁定至输出端以备输出的寄存器。几种常见寄存器的组成结构几种常见寄存器的组成结构 芯片74ls373是一种典型的并行寄存器，该芯片内含8个独立的d型触发器，故称作8d锁存器。锁存即保存数据不变的意思。移位寄存器移位寄存器n位移位寄存器由位移位寄存器由n个个d型触发器级联组成。电路一型触发器级联组成。电路一般按以下顺序进行工作般按以下顺序进行工作。复位：复位：在输入端r0将负脉冲作用于d型触发器的直接复位端rd，使触发器复位。触发器的输出 q1=q2=q3=qn=0置入数据：置入数据：将输入的串行数据逐位送

24、至din端，在时钟脉冲cp的作用下，顺次输入到d型触发器中，若din =1，则cp脉冲将使触发器ff1置位，否则将使ff1复位，即输入数据通过cp的作用寄存在d型触发器中。移位寄存器移位寄存器数据移位：数据移位：每个上游d触发器的输出，都与下游相邻的d触发器数据输入端d相接，因此，在移位的时钟脉冲cp的作用下，寄存器中的数据将向下游的d触发器移动，移动的位数与输入的时钟脉冲数一致。数据输出：数据输出：d触发器的各输出端q，直接将移位寄存器内的数据并行输出。 上述工作过程是将串行的数据移位后并行输出。对于二进制数左移一次，相当乘2。移位寄存器也可将并行数据通过移位转换成串行输出。若将输入逻辑稍加变动，可用于双向移位(左移或右移)，即移位寄存器既可用于乘法运算，又可用于除法运算。 3.3.3 3.3.3 计数器计数器 计数器是指能对输入信号进行加或减运算的装置，是由触发器和控制门所组成的基本逻辑部件。 计数器在计算机中的主要用途是累计脉冲数目、定时或作分频器使用。 3.3.3 3.3.3 计数器计数器计数器的型式：1.按构成计数器的触发器的翻转次序分类，可分为“异步计数器”和“同步计数器”。2.按计数过程中计数器中数字的增减来分类，可分为“加法计数器”、“减法计数器”和“可