(整理)集成电路概述.

1、精品文档集成电路的重要性信息化基础的十项关键技术微电子技术；软件技术；计算机技术；通信技术；信息网络技术；多媒体技术；虚拟现实技 术；信息安全技术；数字技术与数字化生活；生物电子技术知识经济的支柱产业一微电子产业和科学技术对我国以及世界经济都有着举足轻重的作用， 成为一个国家综合国力的重要标志之一。微电子芯片和软件是信息产业的基础和核心。原始硅材料经过人们的设计和一系列特定的工艺技术加工创造，将体现信息采集、加工、运算、 传输、存储和随动执行功能的信息系统集成并固化在硅芯片上，成为信息化的基础， 一芯千金。现代经济发展的数据表明，GNF每增长100需要10元左右电子信息工业产值和1元集成电路产

2、值的支持。以单位质量钢筋对 GNP勺贡献为1计算，则小汽车为5，彩电为30,计 算机为1000，而集成电路的贡献率则高达2000。微电子技术和产业成为世界各国综合国际竞争力的标志之一。目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为 1250亿美元，而以集成电路为核心的电子信息产业的世界贸易总额约占 世界GNP的3%,现代经济发展的数据表明，每12元的集成电路产值，带动了 10元左右电子 工业产值的形成，进而带动了 100元GDP勺增长。目前，发达国家国民经济总产

3、值增长部分的 65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山（2001年为43.6%）。预计未来10年内，世界集成电路销售额将以年平均15%的速度增长，2010年将达到60008000亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路已日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。集成电路的发展1946第一台通用计算机 -电子数字集成计算器 ENIAC （Electronic Numerical Integrator and Calculator） 18,000个真空电子管；1947贝尔实验室锗 NPN晶体管。1952年提出了集 成电路的设想。

4、1958年发明了第一块集成电路，12个元件，锗半导体。Gordon Moore: Intel 的创立者。预言：每个芯片晶体管的数目以指数形式增加，每18个月翻一番。自从1958年集成电路诞生以来，经历了：SSIMSILSIVLSIULSIGSI晶体管数<102102 103103 105105 107107 109>109门数<1010 102102 104104 106106 108>108集成电路工艺的发展特点特征尺寸越来越小（经历了 3、1、0.8、0.5、0.35微米的发展，目前达到了 0.18微米的水 平，而当前国际水平为 0.09微米）;芯片尺寸越来越大；单

5、片上的晶体管数目越来越多；时钟频率越来越快；电源电压越来越低；布线层数越来越多；10引脚越来越多；集成电路的发展方向开发超高速的集成电路；超高集成度电路；低功耗集成电路；专用集成电路；SoC是国际超大规模集成电路的发展趋势和新世纪集成电路的主流SOC勺三大支持技术软硬件协同设计？面向各种系统的功能划分理论：计算机、通讯等 IP技术？软IP核：行为描述？固IP核：门级描述？硬IP核：以基于深亚微米的新器件模型和电路模拟基础上、在速度与功耗上经过优化并有最大工艺容差的模块最有价值模块界面间的综合分析技术?IP模块综合分析及其实现技术?IP模块间的胶联逻辑技术（glue logic）集成电路的设计C

6、MOS技术的特点：速度：双极型 > nMOS > CMOS电路功耗：双极型 > nMOS > CMOS电路 集成度：双极型 < nMOS < CMOS电路BiCMOS（双极互补型金属氧化物半导体）具有双极型与CMOS!路共有的长处，但设计与制造复杂。优点：a）传输特定理想，过渡区比较陡；b）逻辑摆幅大：Vol=Vdd,V ol=0 ; c）噪声容限大;d）功耗小。几种集成电路的设计方式全定制设计：定义：一种基于晶体管级的设计方法。设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由集成电路厂家去进行掩膜制造，做出产品。特点：设计人员可以从晶体

7、管的版图尺寸、位置和互连线开始设计，以达到芯片面积利用率高、速度快、功耗低的最优性能的芯片，但这种设计周期长、成本高，适用于要求性能高或 批量很大的芯片。半定制设计：半定制设计又可分为门阵列设计、标准单元设计、可编程逻辑器件设计。都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间门阵列设计又称“母片”（Master Slice）法，是早期开发并得到广泛应用的ASIC技术，母片是IC工厂按规格事先生产的芯片，内部包括集中基本逻辑门、触发器等，芯片中留有一定的连线区。用户可以根据所需要的功能设计电路，确定连线方式，然后再交厂家布线。 这种设计方法过程简单、周期短、成本

8、低，但门利用率低、面积大，不利于设计高性能的芯片。标准单元法库单元法，是厂家将预先配置好、经过测试，具有一定功能的逻辑块， 作为标准单元储存在数据库中。设计人员在电路设计完成后，利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比，标准单元设计灵活、功能强，但设计和制造周期较长，开发费用也 比较咼。可编程逻辑器件设计可编程逻辑器件是一种已完成了全部工艺制造、可直接从市场上购得的产品，用户只要通过对器件编程就可实现所需要的逻辑功能。 这种设计方法成本低、使用灵活、 设计周期短、可 靠性高、承担风险小。在电子系统开发阶段的硬件验证过程中， 一般都采用可编程逻辑器件，再根据实际情况转换

9、成前面的几以期尽快开发新的产品， 迅速占领市场。等大批量生产时, 种方法中的一种进行“再设计”。集成电路设计流程1. 系统规范说明(System Specification ) 包括系统化功能、性能、物理尺寸、设 计模式、制造工艺、设计周期、设计费2. 行为设计(System C、Verilog,VHDL )3. 行为模拟验证：主要是检验用户的设计是否实现了 Specification 需要的功能。激励与控制：输入端口设置，测试向量， 测试模式设置，同步。响应分析器和监测器：可以及时监控输 出信号变化，可以判断输出信号是正确、 合法、错误、非法等等。测试基准(Testbench ):通常是指对

10、设 计进行一系列的输入或者激励，然后有 选择的观察相应。(verilog,C ) 验证工具：VCS (Verilog Compile Simulator, Syn opsys)4. 综合与优化综合：是将行为描述的电路、RTL级的电路转换到门级的过程；它是根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的 逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案。综合主要包括三个阶段：转换(Translation)、优化(Optimization) 与映射(Mapping)。转换阶段：将高层语言描述的电路用门级的逻辑来实现，构成初始的未优化的电路。优化与映射：对已有的

11、初始电路进行分析，去掉电路中的冗余单元，并对不满足限制 条件的路径进行优化，然后将优化之后的电路映射到由制造商提供的工艺库上。DC (Desig n Compiler, Syn opsys)5. 静态时序分析 STA(Static Timi ng An alysis)静态时序分析 STA (Static Timing Analysis ):是验证设计的时序是否正确的一种非常 有效的方法。静态时序分析的基本思想：是在设计中找到关键路径关键路径是设计中决定芯片最大工作频率的信号传播路径执行静态时序分析可以分为三个基本步骤：第一步是通过静态时序分析工具将电路网表看成一个拓扑图第二步是延迟计算。?连线

12、延时(net delay)?单元延时(cell delay)第三步是延迟计算宽度优先查找法(breadth-first search)，找到关键路径。时序验证工具:cade nee 的 pearl、syn opsys 的 primetime6. 布局布线(Place and Route)布局布线的目的是 : 将前端提供的网表( netlist )实现成版图 (layout)工具：cade nee 的 SE( silic onen semble )禾口 Syn opsys 的 Apollo , cade nee 的 virtruso7 版图后分析DRC( Design Rule Check )：

13、保证版图满足流片厂家的设计规则LVS( Layout Versus Schematic )：证明版图的逻辑与网表是一致的 如果两个网表不一样，这时手工修改版图，使之与要实现的网表相一致DRC/LVS 的工具： cadence 的 DIVA/DRACUL、A synopsys 的 Hercules 、 mentor 的 calibre提取版图的延时信息 (RCExtract ): cade nee 的 hyperExtract 、 Syn opsys 的 starrc mentor 的 xcalibreEDA软件工具的发展集成电路的设计是连接市场和制造之间的桥梁， 是集成电路的产品开发的入口。

14、成功的产品 来源于成功的设计，成功的设计取决于优秀的设计工具。1 在集成电路产业发展初期，集成电路设计附属于半导体工业加工。第一代的IC CAD 系统为 IC 设计师提供方便的版图编辑、 设计验证和数据转换等功能。 70 年代以 Applicon, Calma, CV 为代表的版图编辑 +DRC2. 70年代末，80年代初，IC CAD技术进入了第二代，为设计师提供了方便的原理图编辑、仿真和物理版图的不图、验证功能。以Mentor, Daisy, Valid为代表的CAD系统，从原理图输入、模拟、分析、到自动布图及验证。3. 90年代初，IC CAD技术进入第三代，包括有系统级的设计工具。以C

15、andence, Sysopsys, Avanti等为代表的ESDA系统，包括有系统级的设计工具。4. 目前，第四代IC CAD工具一EDA工具的开发正在紧锣密鼓的进行。由于集成电路的工艺 水平已经进入深亚微米( <0.6 微米)，在 0.8 微米以下，连线延时已占总延时的70%，因而计算工作量要比微米以及亚微米增大。 设计工具改进所增加的设计能力必须超过工 艺增长速度，才能适应工艺的快速发展。正在研制面向VDSMSystem-on-a-chip的新一代CAD系统。EDA的发展是紧跟着集成工艺的发展而发展，它所包含的内容会越来越多，分类越来越 细，而它对系统的要求也是越来越高。我国IC

16、CAD的发展过程从 70 年代开始，至今已有 20 多年的研究历史。国内大学的研究情况：复旦一一布图，FPGA模拟电路浙大一一布图，模拟，建库，验证北大一一器件模拟北理一一综合，验证上交版图验证哈工大综合， AHDL清华一一模拟电路、器件模拟目前的 IC CAD 由几个大公司垄断： Candence, Sysnopsys, Mentor 等等集成电路制造过程在集成电路制造技术中 , 最关键的是薄膜生成技术和光刻技术。光刻技术的主要设备是曝光机和刻蚀机，目前在130nm的节点是以193nmDUV(Deep Ultraviolet Lithography)或是以光学延展的248nmDUX为主要技术

17、,而在100nm的节点上则有多种选择 ：157nm DIJV、光学延展 的193nmDLV和NGL在70nm的节点则使用光学延展的 157nmDIJV技术或者选择 NGL技术。到了 35nm的节点范围以下，将是NGL所主宰的时代，需要在EUV和EPL之间做出选择。此外，精品文档作为新一代的光刻技术,X射线和离子投影光刻技术也在研究之中。单晶槎空白园片20 30切成昔芯封装后的管祁测试后的管虽（一个刮片）图案此的圆片堤供客户第一掩膜版：为 N阱掩膜。用以限定 N阱区面积和位置。 N阱用于制作P沟管，而在原基片上制作 N沟管。第二掩膜版为薄层氧化区掩膜（有源区版）。用以确定薄层氧化区面积和位置。该

18、区域完成所有P沟和N沟MOS管的源、漏和栅的制作，故该版又称为有源区版。这一步完成场 氧生长和高质量的薄栅氧化层的生长。第三版多晶光刻掩膜。 用于制作多晶硅栅极以及形成电路结构的多晶硅的连线和电阻。这一步是在新生长的栅氧化层上先用CVD（化学气相沉淀）法沉积多晶硅，用该版以干法刻蚀出所需多晶硅图形。第四版为 P+掺杂区图形掩膜。这里多晶硅栅本身作为漏、源掺杂离子注入的掩膜（离子 实际上被多晶硅栅阻挡，不会进入栅下硅表面，称硅栅自对准工艺）。经硼离子注入、扩散推进，完成P沟管和P型衬底欧姆接触区的制作。第五版为N+掺杂区图形掩膜。N区掩膜为P+区版的负版，即硅片上所有非P+区均进行N+离子（磷或

19、砷）注入掺杂。第六版为接触孔掩膜。用以确定欧姆接触的大小和位置。在P管、衬底引出的P+区和N管、N阱引出的N+区形成以后，再生长一层 SiO2，用该 版对新生长氧化膜刻出实现欧姆接触的引线孔。第七版为金属图形（电极和连线）掩膜。用以确定集成元器件电极引出和互连布线的位置和形状。在上一版接触孔光刻之后， 硅片表面用CVD法沉积上一层金属膜，用该版刻留下所需要的金属膜，实现金属层欧姆引出和互连。第八版是钝化层光刻掩膜。它确定应暴露的压焊区或内设测试图形的测点接触区的位置和大小。完成金属互连之 后，为免受以后杂质侵入和损伤，要进行芯片表面钝化，沉积一层钝化膜（如Si3N4或磷硅玻璃、聚烯亚胺等）覆盖

20、整个表面，但压焊区及内设测试点需要刻去钝化层备用。制造工程目前费用：2030亿美元；典型的生产线占地约1个城区，数百人。芯片的盈利主要在前18个月，或头二年。（流片的数目）集成电路设计滞后于制造：集成电路复杂度每年 58%增长，而集成电路的设计能力每年 28% 增长。（可以通过IP复用技术缩小之间的差距）VLSI设计中的问题1.2. 成本问题：VLSI的成本包括：设计费用、制造费用以及在此过程中工程师的工资。（封装，测试是主要的制造费用，对于产量较小的集成电路，设计的费用可能超过了制造的费用）3.3. 设计正确性要求设计的正确性是IC设计中最基本的要求。IC设计一旦完成并交送制造厂生产后再发现

21、 有错误，就需要重新制版、重新流片，这会造成巨大的损失，因此要保证100 %的设计正确性。4. 设计过程集成化计算机在集成电路设计中的作用是不可以取代的。如果说集成电路在最初发展阶段可以用手工进行设计的话，那么，如今集成电路设计离开计算机进行辅助设计是无法实现的。由于IC设计这一独特它的限制，就需要有功能更强、性能更好的EDA设计工具将整个集成电路设计过程统一考虑，前后呼应，从全局的观点使系统设计达到最优。5. VLSI设计的可测试性问题测试在VLSI设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计要 求正常工作。随着 VLSI功能日益复杂，结构日益庞大，测试费用所占的比例显著增加， 为了降低测试费用，往往在设计电路阶段就要考虑到其可测试性的问题，增加测试的简 单性，具体做法就是在电路中增加一些专门用于测试的辅助电路。VLSI的设计方法层次设计与设计抽象层次设计：从顶层到底层的设计。如：标准的VLSI设计流程从底层到顶层的归纳。 自顶向下增加了功能细节， 自底向上设计产生对低层行为的抽象， 好的设计需要自顶向 下与自底向上两种反复。结构化的设计方法：