第2章 集成电路工程基础(2)

1、2第二章第二章 集成电路工艺基础集成电路工艺基础(续续)平面工艺基础平面工艺基础集成电路制造工艺基本流程集成电路制造工艺基本流程集成电路中的元件集成电路中的元件集成电路版图设计集成电路版图设计32.3 集成电路中的元件集成电路中的元件集成电路是将多个器件及器件间的连线制集成电路是将多个器件及器件间的连线制作在同一个基片上，其器件结构与分立元作在同一个基片上，其器件结构与分立元件不同，存在件不同，存在寄生效应寄生效应，即产生了寄生的，即产生了寄生的有源器件和无源元件。这种寄生效应对电有源器件和无源元件。这种寄生效应对电路的性能会产生一定的影响。通过对集成路的性能会产生一定的影响。通过对集成电路中

2、常用元件的结构及其寄生效应的分电路中常用元件的结构及其寄生效应的分析，考虑析，考虑在在IC设计中如何减小、消除、设计中如何减小、消除、利用寄生效应利用寄生效应。4E(N+)B(P)C(N)NPNS(P)PNP平面图平面图P-SubN+-epiP+P+PN+N+CEB剖面图剖面图EBCSN+P等效结构图等效结构图等效电路图等效电路图一）一） 集成电路中的集成电路中的NPN晶体管晶体管P(sub)N(epi)1.集成集成NPN晶体管结构图晶体管结构图5P-SubN+-epiP+P+PN+N+CEBE(N+)B(E)C(B)NPNS(C)PNP（1）四层三结结构，构四层三结结构，构成了一个寄生的成了

3、一个寄生的PNP晶体管（有源寄生）晶体管（有源寄生）（2）电极都从上表面引电极都从上表面引出，造成电极的串联出，造成电极的串联电阻和电容增大（无电阻和电容增大（无源寄生）源寄生）62.集成集成NPN晶体管的有源寄生效应晶体管的有源寄生效应(1)NPN晶体管正向有源时晶体管正向有源时NPN管处于正向放大区或截止区管处于正向放大区或截止区VBC0),VSC0)衬底始终接最低电位，寄生衬底始终接最低电位，寄生PNP晶体管截止，晶体管截止，等效为寄生电容等效为寄生电容E(N+)B(E)C(B)NPNS(C)PNP 反偏 正偏E(N+)B(P)C(N)NPNCJS7VBC0(VBE0),VSC0) 寄生

4、寄生PNP晶体管正向有源导通。有电流流向衬晶体管正向有源导通。有电流流向衬底，影响底，影响NPN晶体管的正常工作。晶体管的正常工作。(2)NPN晶体管饱和或反向有源时晶体管饱和或反向有源时P-SubN+-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNP8（3）减小有源寄生效应的措施）减小有源寄生效应的措施增加增加n+埋层埋层 加大了寄生加大了寄生PNP晶体晶体管的基区宽度管的基区宽度形成了寄生形成了寄生PNP晶体晶体管基区减速场管基区减速场P-SubN-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNP93.集成集成NPN晶体管的无源寄生效

5、应晶体管的无源寄生效应集成双极晶体管存在寄生的电极串联和寄生的集成双极晶体管存在寄生的电极串联和寄生的PN结电容等无源寄生效应。结电容等无源寄生效应。P-Sub N-epiP+P+ P N+ N+CEBCjsCjsCjsCjcCjcCjECjErc3rc1rc2rESrB10(1)集成NPN晶体管中的寄生电阻发射极串联电阻发射极串联电阻rES 发射极串联电阻由发射极金属和硅的接触电阻发射极串联电阻由发射极金属和硅的接触电阻rE,c与发射区的体电阻与发射区的体电阻rE,b两部分组成：两部分组成： rES=rE,c+rE,b集电极串联电阻集电极串联电阻rCS由于集成晶体管的集电极是从表面引出的，因

6、此由于集成晶体管的集电极是从表面引出的，因此集电极串联电阻集电极串联电阻rCS大于分立晶体管的集电极串联大于分立晶体管的集电极串联电阻。电阻。忽略引出端忽略引出端N+接触区的接触电阻和体电阻，接触区的接触电阻和体电阻，则则 rCS=rC1+ rC2 +rC311减小集电极串联电阻措施减小集电极串联电阻措施: n+埋层电阻较小，旁路外埋层电阻较小，旁路外延层电阻延层电阻穿透磷扩散，形成欧姆接触穿透磷扩散，形成欧姆接触薄外延薄外延图形结构和尺寸：加宽集电图形结构和尺寸：加宽集电极引线孔的宽度极引线孔的宽度12 基区电阻基区电阻rB集成晶体管和分立晶体管一样，从基极接触孔集成晶体管和分立晶体管一样，

7、从基极接触孔到有效基区之间存在相当大的串联电阻，由于到有效基区之间存在相当大的串联电阻，由于集成晶体管的各电极都由表面引出，所以其基集成晶体管的各电极都由表面引出，所以其基极电流平行于发射结和集电结之间，是横向流极电流平行于发射结和集电结之间，是横向流动的动的。 rB=rB1+ rB2=R3+R2+R1基极串联电阻引起基极串联电阻引起发射极电流集边效应，发射极电流集边效应，还影响高频增益和还影响高频增益和噪声性能。噪声性能。R1R3R2内基区电阻内基区电阻外基区电阻，两部分组成外基区电阻，两部分组成13(2)集成集成NPN晶体管中的寄生电容晶体管中的寄生电容集成晶体管中寄生电容分成以下三类集成

8、晶体管中寄生电容分成以下三类（1）PN结势垒电容结势垒电容Cj；（2）PN结扩散电容结扩散电容CD。（3）电极引出线的延伸电极电容）电极引出线的延伸电极电容Cpad。低频下，低频下， Cpad。很小，可忽略不记。很小，可忽略不记。144.图形尺寸与晶体管特性参数的关系图形尺寸与晶体管特性参数的关系A、电流容量与发射区条长的关系、电流容量与发射区条长的关系NPN晶体管的发射极晶体管的发射极“电流集边效应电流集边效应”使最大使最大工作电流正比于有效发射极周长：工作电流正比于有效发射极周长：effEEaLImaxeffEEaLImaxIEmax= LE-eff发射极单位有效周长最大工作电流发射极单位

9、有效周长最大工作电流 ： 模拟电路模拟电路一般取一般取 0.040.16 mA/ m 逻辑电路逻辑电路一般取一般取 0.160.4 mA/ mLeLE-eff = 2Le15图形尺寸与晶体管特性参数的关系（续）图形尺寸与晶体管特性参数的关系（续）B、饱和压降与集电极寄生电阻的关系、饱和压降与集电极寄生电阻的关系集电极串联电阻，使晶体管饱和压降提高：集电极串联电阻，使晶体管饱和压降提高：C、频率特性与寄生电阻、电容的关系、频率特性与寄生电阻、电容的关系effEEaLImaxeffEEaLImaxVces = Vceso + Ic * rces 其中本征饱和压降：其中本征饱和压降：Vceso 0.

10、1V=*1.4*( (reCe+1T2 Wb25Dnb+rces*Cc+ cVm+12rcesCjs)T比分立器件低得多比分立器件低得多165.减小无源寄生效应的措施减小无源寄生效应的措施1）对工作电流较大的晶体管应采用增加发射极）对工作电流较大的晶体管应采用增加发射极有效周长的图形和尺寸有效周长的图形和尺寸2）对要求饱和压降低的晶体管应采用减小集电）对要求饱和压降低的晶体管应采用减小集电极串联电阻的的图形和尺寸极串联电阻的的图形和尺寸加宽发射极条长、加宽集电极引线孔宽度加宽发射极条长、加宽集电极引线孔宽度3）对要求特征频率较高的晶体管应采用较小面）对要求特征频率较高的晶体管应采用较小面积的晶

11、体管图形和尺寸，降低寄生电容；对最积的晶体管图形和尺寸，降低寄生电容；对最高振荡频率高的晶体管应采用基极串联电阻小高振荡频率高的晶体管应采用基极串联电阻小的图形和尺寸的图形和尺寸176 .集成集成NPN晶体管常用图形及特点晶体管常用图形及特点（1）单基极条形）单基极条形结构简单、面积小结构简单、面积小寄生电容小寄生电容小电流容量小电流容量小基极串联电阻大基极串联电阻大集电极串联电阻大集电极串联电阻大P-SubN-epiP+P+PN+N+CEB18（2）双基极条形）双基极条形 与单基极条形相比与单基极条形相比：基极串联电阻小基极串联电阻小电流容量大电流容量大面积大面积大寄生电容大寄生电容大N-e

12、piP+PN+N+CEBP-SubP+BN+集成集成NPN晶体管常用图形及特点（续）晶体管常用图形及特点（续）19（3）双基极双集电极形）双基极双集电极形 与双基极条形相比与双基极条形相比：集电极串联电阻小集电极串联电阻小面积大面积大寄生电容大寄生电容大N-epiP+PN+N+CEBP-SubP+BN+N+C集成集成NPN晶体管常用图形及特点（续）晶体管常用图形及特点（续）20（4）双射极双集电极形）双射极双集电极形 与双基极双集电极形相比与双基极双集电极形相比：集电极串联电阻小集电极串联电阻小面积大面积大寄生电容大寄生电容大N-epiP+PN+N+CP-SubP+N+N+CBN+EE集成集成

13、NPN晶体管常用图形及特点（续）晶体管常用图形及特点（续）21（5）马蹄形（）马蹄形（U型）型）电流容量大电流容量大集电极串联电阻小集电极串联电阻小基极串联电阻小基极串联电阻小面积大面积大寄生电容大寄生电容大集成集成NPN晶体管常用图形及特点（续）晶体管常用图形及特点（续）22 （6）梳状）梳状具有大的电流容量具有大的电流容量集成集成NPN晶体管常用图形及特点（续）晶体管常用图形及特点（续）23(1)提高提高NPN管管值的途径值的途径提高发射区浓度（重掺杂理论）提高发射区浓度（重掺杂理论）降低基区浓度（同时采用高阻外延）降低基区浓度（同时采用高阻外延）减薄基区宽度减薄基区宽度（加深发射结深度或

14、（加深发射结深度或 减小集电结的深度）减小集电结的深度） 7.超增益晶体管超增益晶体管P-SubN-epiP+P+PN+N+CEBPN+N+P PN+N+24(2)扩散穿通型超增益管扩散穿通型超增益管采用后两种途径，形成两种结构采用后两种途径，形成两种结构双磷扩散结构双磷扩散结构：增加一次：增加一次N+发射区扩散发射区扩散 发射区结深更深，基区宽度变小，内基区杂质浓发射区结深更深，基区宽度变小，内基区杂质浓度变低，增益大大提高度变低，增益大大提高双硼扩散结构双硼扩散结构：增加一次：增加一次P+基区扩散基区扩散 比普通管基区扩散的结深浅，浓度低，增益大大比普通管基区扩散的结深浅，浓度低，增益大大

15、提高提高 基区接触孔处及外基区周围与普通管基区同时进基区接触孔处及外基区周围与普通管基区同时进行扩散，以减小基极串联电阻行扩散，以减小基极串联电阻超增益晶体管（续）超增益晶体管（续）25(3)扩散穿通型超增益管的特点扩散穿通型超增益管的特点采用圆形发射区，以获得最小周长采用圆形发射区，以获得最小周长应用时应用时BC结偏置限制在结偏置限制在0V左右，以减小基左右，以减小基区宽度调制的影响区宽度调制的影响超增益晶体管（续）超增益晶体管（续）26作业作业1.说明寄生说明寄生PNP管在集成管在集成NPN管工作在不管工作在不同区时的影响。同区时的影响。2.分析集成分析集成NPN管的寄生效应，写出减小管的

16、寄生效应，写出减小寄生效应的有效措施。寄生效应的有效措施。3.写出写出NPN晶体管常用图形结构及特点。晶体管常用图形结构及特点。4.超增益管的发射区通常采用什么图形？超增益管的发射区通常采用什么图形？为什么？为什么？271. 集成集成NPN管与分立管与分立NPN管有什么不同？管有什么不同？2. 有源寄生效应有何影响？如何减小或消有源寄生效应有何影响？如何减小或消除？除？3. 无源寄生有何影响？无源寄生有何影响？4. NPN管图形尺寸与其主要参数之间有什管图形尺寸与其主要参数之间有什么关系？么关系？5.超增益管超增益管BC结的偏压为什么要限制在结的偏压为什么要限制在0伏左右？伏左右？思考题思考题

17、28二）二） 集成电路中的集成电路中的PNP晶体管晶体管横向横向PNPPNP管管纵向纵向PNPPNP管管12集成电路中的集成电路中的PNP晶体管一般是在与主要器件工晶体管一般是在与主要器件工艺兼容的情况下制造的，在某些结构中使用艺兼容的情况下制造的，在某些结构中使用PNP可以使电路性能得到改善。可以使电路性能得到改善。291. 横向横向PNP管的结构和有源寄生效应管的结构和有源寄生效应C EBB(B)PNPE(E1)C(E2)S(C1)S(C2)EBCSPNPPNP+P+P-subN+-BLN-epiPPPN+30(1) 横向横向PNP管工作在正向工作区管工作在正向工作区横向横向PNP管工作在

18、正向工作区管工作在正向工作区时，其时，其BC结始终处于反偏结始终处于反偏(VBC 0)，而集成电路中衬底，而集成电路中衬底总是接最低电位，所以横向总是接最低电位，所以横向PNP的集电区的集电区C(E2)与外延层与外延层N-epi(B)及及P型衬底型衬底(C2)形成的形成的寄生寄生PNP截止；而横向截止；而横向PNP的的发射区发射区E (E1)与外延层与外延层N-epi(B)及及P型衬底型衬底(C1)形成的寄生形成的寄生PNP管则因管则因VBE 0而处于正向而处于正向工作区。工作区。B(B)PNPE(E1)C(E2)S(C1)S(C2)PNP管正向工作：管正向工作： VBE 031(2) 横向横

19、向PNP管工作在反向工作区管工作在反向工作区 横向横向PNP管工作在反向工作管工作在反向工作区时，其区时，其BE结始终处于反偏结始终处于反偏(VBE 0)，横向，横向PNP的发射区的发射区E (E1)与外延层与外延层N-epi(B)及及P型衬底型衬底(C1)形成的寄生形成的寄生PNP截止；而横向截止；而横向PNP的集电区的集电区C (E2)与外延层与外延层N-epi(B)及及P型衬底型衬底(C2)形成的寄生形成的寄生PNP管则因管则因VBC 0 VBC 0B(B)PNPE(E1)C(E2)S(C1)S(C2)32(3) 横向横向PNP管工作在饱和区管工作在饱和区横向横向PNP管工作在饱和区时，

20、管工作在饱和区时，VBE 0， VBC 0，因而，横，因而，横向向PNP的发射区的发射区E (E1)与外延与外延层层N-epi(B)及及P型衬底型衬底(C1)形形成的寄生成的寄生PNP管和横向管和横向PNP的的集电区集电区C (E2)与外延层与外延层N-epi(B)及及P型衬底型衬底(C2)形成的形成的寄生寄生PNP管均处于正向工作区管均处于正向工作区。B(B)PNPE(E1)C(E2)S(C1)S(C2)PNP管工作在饱管工作在饱和区：和区： VBE 0 VBC 13.IPowerIH寄生可控硅一旦被寄生可控硅一旦被触发，电流巨增，触发，电流巨增，将烧毁芯片。将烧毁芯片。（2）闩锁效应产生条

21、件及抗闩锁措施）闩锁效应产生条件及抗闩锁措施消除闩锁效应是非常必要的消除闩锁效应是非常必要的50版图设计上消除闩锁效应措施：版图设计上消除闩锁效应措施：1.加大加大MOS管源漏区距阱边界的距离，减小寄生管的管源漏区距阱边界的距离，减小寄生管的值，值，使使npn*pnp 1。2.充分保证充分保证P衬底接最低电位，衬底接最低电位，N阱接最高电位，减小阱接最高电位，减小RS和和RW ，使发射结不正偏导通，使发射结不正偏导通工艺和应用上消除闩锁效应措施：工艺和应用上消除闩锁效应措施：1.提高阱区和衬底的浓度，采用场区表面注入。提高阱区和衬底的浓度，采用场区表面注入。2.高掺杂埋层，增加阱的结深高掺杂埋

22、层，增加阱的结深3.采用高阻外延片采用高阻外延片4.采用采用SOS(Silicon On Sapphire)CMOS工艺，工艺， 在蓝宝在蓝宝石绝缘衬底上做器件，从根本上消除可控硅结构石绝缘衬底上做器件，从根本上消除可控硅结构5.电源退耦，电源与地之间增设去耦电容，稳定电源。电源退耦，电源与地之间增设去耦电容，稳定电源。6.输入信号不能过高，不超过电源电位。输入信号不能过高，不超过电源电位。抗闩锁措施抗闩锁措施516.小尺寸小尺寸MOS器件存在的问题（二阶效应）器件存在的问题（二阶效应）1）MOS器件尺寸的偏差器件尺寸的偏差 鸟嘴效应鸟嘴效应：场区氧化时氧化层的侧向延伸以及：场区氧化时氧化层的

23、侧向延伸以及场区注入后在后续工艺中侧向扩散形成鸟嘴场区注入后在后续工艺中侧向扩散形成鸟嘴形，使沟道宽度形，使沟道宽度W减小；减小；52多晶硅腐蚀误差及源漏区注入的侧向扩多晶硅腐蚀误差及源漏区注入的侧向扩散使沟道长度散使沟道长度L减小减小(b) (b) L L的变化的变化53小尺寸小尺寸MOS器件存在的问题（续）器件存在的问题（续）2）短沟道效应短沟道效应：随沟道长度缩短阈值电压下：随沟道长度缩短阈值电压下降，沟道长度降，沟道长度L5um后，后，VT降低明显降低明显3）狭沟道效应狭沟道效应：栅极边缘电场使沟道边缘产生：栅极边缘电场使沟道边缘产生附加的耗尽区，随沟道宽度减小，耗尽区中电附加的耗尽区

24、，随沟道宽度减小，耗尽区中电荷所占比例增大，使阈值电压升高荷所占比例增大，使阈值电压升高4）沟道长度调制效应沟道长度调制效应：在饱和区中，当：在饱和区中，当VDS增加增加时，沟道夹断点向源区靠近，缩短了沟道有效时，沟道夹断点向源区靠近，缩短了沟道有效长度，长度，IDS略有增加。略有增加。54短沟道效应短沟道效应沟道长度调制效应沟道长度调制效应狭沟道效应狭沟道效应55小尺寸小尺寸MOS器件存在的问题（续）器件存在的问题（续）5）迁移率退化迁移率退化：随沟道长度缩短阈值电压：随沟道长度缩短阈值电压下降，沟道长度下降，沟道长度L1)缩减的众多优点：缩减的众多优点： 电路密度增加电路密度增加2倍倍 功

25、耗降低功耗降低2倍倍 器件时延降低器件时延降低倍倍 器件速率提高器件速率提高倍倍 线路上的延迟不变线路上的延迟不变品质因数品质因数(Q因数、优值因数、优值) 增加增加2倍倍这就是为什么人们把这就是为什么人们把MOS工艺的特征尺寸做得工艺的特征尺寸做得一小再小，使得一小再小，使得MOS电路规模越来越大，电路规模越来越大，MOS电路速率越来越高的重要原因。电路速率越来越高的重要原因。VLSI, ULSI59作业作业1. MOS晶体管沟道长度和宽度是如何定义晶体管沟道长度和宽度是如何定义的的?2. 什么是体效应，有何影响？如何减小？什么是体效应，有何影响？如何减小？3.寄生寄生MOS晶体管如何形成的

26、？它的危害晶体管如何形成的？它的危害是什么？如何消除？是什么？如何消除？4.闩锁效应是如何产生的？有何危害？如闩锁效应是如何产生的？有何危害？如何避免发生？何避免发生？5.小器件尺寸存在哪些问题？（重点小器件尺寸存在哪些问题？（重点1-4）60四）集成电路中的二极管四）集成电路中的二极管一般集成一般集成二极管二极管隐埋齐纳隐埋齐纳二极管二极管123肖特基肖特基二极管二极管采用晶体管的采用晶体管的不同连接方式不同连接方式构成单独构成单独PNPN结结用用NPNNPN管管BCBC短短接构成反向接构成反向BEBE结二极管结二极管金属和半导体金属和半导体接触时的特性接触时的特性类似于类似于PNPN结结6

27、11.一般集成二极管一般集成二极管B-C短接短接B-E短接短接C-E短接短接C开路开路E开路开路单独单独BC结结单独单独SC结结见表见表2-42-4622.隐埋齐纳二极管隐埋齐纳二极管齐纳二极管的特性要求齐纳二极管的特性要求动态电阻小动态电阻小击穿电压稳定击穿电压稳定噪声小噪声小普通齐纳二极管在表面处两侧浓度都最高，且普通齐纳二极管在表面处两侧浓度都最高，且易受表面影响；由于击穿发生在表面，因而易受表面影响；由于击穿发生在表面，因而输出噪声电压较大。为改善其击穿特性，将输出噪声电压较大。为改善其击穿特性，将其击穿面至于体内，就是隐埋齐纳二极管，其击穿面至于体内，就是隐埋齐纳二极管，又称次表面齐

28、纳二极管。又称次表面齐纳二极管。P-SubN-epiP+P+PN+N+E BC63P-SubN-epiP+P+PEBCP+N+N+隐埋齐纳二极管击穿面击穿面64SBD - Schottky Barrier Diode特点：特点：正向导通压降正向导通压降Vth小，约小，约比比PN结的结的Vth小小0.10.2V多子导电器件，开关时间多子导电器件，开关时间短短反向击穿电压高（反向击穿电压高（ P型型环、覆盖电极）环、覆盖电极）反相饱和电流反相饱和电流IDS大，约大，约为为210-11A，而一般，而一般NPN管的管的IES约为约为210-16A。P-SubN-epiP+P+N+ABAB3.肖特基二极

29、管肖特基二极管651.集成电路中的一般二极管构成方式有哪集成电路中的一般二极管构成方式有哪些？各自有什么特点？些？各自有什么特点？2.隐埋齐纳二极管的优点是什么？隐埋齐纳二极管的优点是什么？3.肖特基二极管的特点是什么？肖特基二极管的特点是什么？作业作业66五）集成电路中的电阻五）集成电路中的电阻双极型工艺双极型工艺形成的电阻形成的电阻CMOSCMOS工艺形工艺形成的电阻成的电阻123离子注入形离子注入形成的电阻成的电阻基区扩散电阻基区扩散电阻发射区扩散电阻发射区扩散电阻基区沟道电阻外基区沟道电阻外延层电阻延层电阻多晶硅电阻多晶硅电阻有源区电阻有源区电阻阱电阻阱电阻MOSMOS管沟道电阻管沟道

30、电阻P-P-高阻离子高阻离子注入电阻注入电阻67薄层电阻薄层电阻100200 /,精度和精度和温度系数比较适中温度系数比较适中,一般可制作几十一般可制作几十 到到几十几十K 的电阻的电阻,是双是双极工艺工艺中最常用极工艺工艺中最常用的扩散电阻的扩散电阻。ABVDDCJCCJS外延层电极外延层电极C接不低于电阻接不低于电阻A、B两端的电位（一般接电源电位）。两端的电位（一般接电源电位）。 N-epiP+P+PN+P-SubN+BVDDA1.双极型工艺形成的电阻双极型工艺形成的电阻1 1）基区硼扩散电阻）基区硼扩散电阻68薄层电阻几薄层电阻几 /，一般用来制作小电阻一般用来制作小电阻N+N+N-e

31、piP+P-SubN-epiP+P+PBABAN+需要单独做在一个隔离岛内。需要单独做在一个隔离岛内。可以与其它电阻做在同一个隔离岛内。可以与其它电阻做在同一个隔离岛内。2）发射区扩散电阻）发射区扩散电阻69 在基区扩散层上在基区扩散层上再覆盖一层发射再覆盖一层发射区扩散层，发射区扩散层，发射区扩散宽于基区区扩散宽于基区扩散，利用两次扩散，利用两次扩散所形成的相扩散所形成的相当于晶体管基区当于晶体管基区的部分做为电阻的部分做为电阻器。薄层电阻达器。薄层电阻达几几k /十十几几k /阻值大、面积阻值大、面积小、精度低小、精度低N+N-epiP+P+PN+P-SubN+BAVDD WB沟道区沟道区

32、LW3）基区沟道电阻）基区沟道电阻70又称外延层体电阻，电阻率高，电阻两端需要又称外延层体电阻，电阻率高，电阻两端需要进行进行N+扩散形成欧姆接触，适合做精度要求不扩散形成欧姆接触，适合做精度要求不高的高阻值电阻。高的高阻值电阻。N-epiP+P-SubN-epiP+P+PN+BAN+N+BAN+4）外延层电阻）外延层电阻点此返回点此返回71多晶硅电阻，高阻多晶电阻多晶硅电阻，高阻多晶电阻N+ （或（或P+ ）有源区电阻，）有源区电阻，N阱（或阱（或P阱）电阻阱）电阻导通导通MOS管电阻管电阻栅极应接相应电位，栅极应接相应电位，使使MOS管导通，管导通，NMOS栅极接电源，栅极接电源，PMOS

33、栅极接地栅极接地2.CMOS工艺中的电阻工艺中的电阻薄层电阻为几十薄层电阻为几十 / /点此返回点此返回72一般用来制一般用来制作精度高的作精度高的大阻值电大阻值电阻，占用芯阻，占用芯片面积小片面积小N-epiP+P+PN+P-SubN+BAVDDP3.离子注入电阻离子注入电阻点此返回点此返回离子注入区离子注入区73LLLL1L2L5L7L4L3L6WWWWN-epiP+P+PN+P-SubN+BAVDDR = RWeffi=1Lin+ 2k1 + (n-1)k2 Weff = W +2mXjk1 = 0.5k1 = 0.5, k2 = 0.5m横向扩散修正因子横向扩散修正因子。Xj4.常用电阻图形常用电阻图形Li为各直线段的长为各直线段的长度，度，n为直线数，为直线数，k1为端头修正因子，为端头修正因子，k2为拐角修正因子，为拐角修正因子，90时时k2=0.5直线型直线型折叠型折叠型747576771.集成电路中形成电阻的方式有哪些？各集成电路中形成电阻的方式有哪些？各自的特点是什么？自的特点是什么？ 2.各种结