1_计算机组成结构复习题带答案

1、计算机组成结构复习题一、单选题1、数据运算类指令的功能是（D ）。A、 改变程序执行顺序B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、进行算术运算、逻辑运算和移位运算2、计算机硬件能直接执行的只有（D ） oA、符号语言B、汇编语言C、机器语言和汇编语言D、机器语言3、关于寻址方式的叙述不正确的是（D ）。A.寻址方式是指确定本条指令中数据的地址或下一条指令地址的方法。B.变址寻址与基址寻址类似，没有本质的区别C基址寻址用于为数据和程序分配存储区域，支持多道程序和程序浮动D.在指令的地址字段中直接指出操作数本身的寻址方式称为立即寻址方式4、DMA操作是指（A ）

2、。A、直接存储器存取B、锁存C、消除信号的毛刺D、计数5、采用虚拟存储器的主要目的是（ B ）。A、 提高主存储器的存取速度B、扩大主存储器的存储空间并能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间6、存储单元是指（B ）。A、存放一个二进制信息位的存储元B、存放一个机器字的所有存储元的集合C、存放一个字节的所有存储元的集合D、存放两个字节的所有存储元的集合7、计算机的存储器采用分级存储体系的主要目的是（D ）。A、便于读写数据B减小机箱的体积C、便于系统升级D、解决存储容量、价格和存取速度之间的矛盾8、运算器虽有许多部件组成，但核心部件是（ C ）。A、地址总线B、

3、通用寄存器C、算术逻辑运算单元D、累加寄存器9、下列元件中存取速度最快的是（ C ）。A、内存B、寄存器C、CacheD、外存10、控制器的功能描述完整的是（D ）。A、产生时序信号B、从主存取出一条指令C、完成指令译码D、从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作11、同步控制是（A ）。A、由统一时序信号控制的方式B、只适用于外设控制的方式C、只适用于CPU控制的方式D、所有指令执行时间都相同的方式12、假设下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（B）。A、11001011B > 11001001 C、11000001D &g

4、t; 1101011013、系统总线中地址线的功能是（A ）。A、指定内存和I/O设备接口电路的地址B选择进行信息传输的设备C、选择外存地址D、选择内存单元地址14、下列说法不正确的是（C ）。A变址寻址时，有效数据存放在主存B堆栈是先进后出的随机存储器。C堆栈指针SP的内容表示当前堆栈内所存放的数据个数D内存中指令的寻址和数据的寻址是交替进行的15、在定点数运算中产生溢出的原因是（ A ）。A、运算的结果的操作数超出了机器的表示范围B、参加运算的操作数超出了机器的表示范围C、运算过程中最高位产生了进位或借位D、寄存器的位数太少，不得不舍弃最低有效位16、保存当前正在执行的指令的寄存器是（A

5、）。A、指令寄存器IMB、数据存储器DMC、通用寄存器组D、ALU17、程序控制类指令的功能是（A ）。A、改变程序执行顺序B、进行主存与CPU之间的数据传送C进行CPU和I /。设备之间的数据传送D、进行算术运算和逻辑运算18、从器件角度看，计算机经历了四代变化。但从系统结构看，至今绝大多数计算机仍属于 （B ）型计算机。A、并行 B、冯？诺依曼 C、智能D、实时处理19、运算器虽有许多部件组成，但核心部件是（B ）。A、数据总线B、算术逻辑运算单元C多路开关D、累加寄存器20、在定点二进制运算器中，减法运算一般通过（ D ）来实现。A、原码运算的二进制减法器B补码运算的二进制减法器C、原码

6、运算的十进制加法器D、补码运算的二进制加法器 21、十进制整数和小数转换为二进制的方法分别是（ D ）。A、乘十取余除十取整B、乘二取余除二取整C、除十取余和乘十取整D、除二取余和乘二取整22、Cache的功能（A ）实现A、全由硬件 B全由软件C、由硬件和软件结合D、全由相联存储器23、在Cache的地址映射中，若主存储器中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为（C ）。A、直接映射B、组相联映射C全相联映射D、混合映射24、现代计算机的运算器一般通过总线结构来组织，下述总线结构的运算器中，（A ）的操作速度最慢。A、单总线结构B双总线结构c、三总线结构D多总线结

7、构25、某SRAM芯片，存储容量为64K*16位，该芯片的地址线和数据线数目为（AA、 16， 16 B、 64， 8c 64， 16D、16，64 26、主机与外设传送数据时，采用（A ），主机与设备是串行工作的。B、中断方式C DMA方式A、程序查询方式D、通道方式27、微程序控制器中，控制部件向执行部件发出的某个控制信号称为（B ）。A、微程序B微命令C微操作D、微指令28、下列因素中，与Cache的命中率无关的是（D ）。A、Cache的容量B块的大小C Cache的组织方式 D、内存的存取时间29、CRC循环码是一种（D ）。A、ASCII码 B、原码 C、补码D、纠错码30、主存储

8、器和CPU之间增加cache的目的是（ C ）。A、扩大CPU中通用寄存器的数量B、扩大主存储器容量C、解决CPU和主存之间的速度匹配问题D、既扩大主存储器容量，又扩大 CPU中通用寄存器的数量31 '下面有关总线的叙述中，不正确的是（D ）。A、总线是一组共享的信息传输线B、系统总线中有地址、数据和控制三组传输线C、同步总线中一定有一根时钟线，用于所有设备的定时D、系统总线始终由CPU控制和管理32、为了实现多级中断，保护现场信息最有效的方法是采用（B ）。A.通用寄存器B。堆栈33、计算机中采用（C ）计数制。A.十进制B.八进制34、计算机操作的最小时间单位是A.时钟周期B。指令

9、周期35、中断服务子程序的入口地址称为A.中断屏蔽 B。中断向量C.存储器D.外存C.二进制（A ）。C. CPU周期B ）。C.软件中断D.十六进制D.微指令周期D.多重中断二、填空题1 现代计算机硬件结构由（运算器）、（存储器）、（控制器）、（输入设备）、设备） （输出 五部分组成。2按保存数据方式不同，可将随机存储器分为（静态随机存储器（SRAM）、（ 动态随机存储器（DRAM）两类。3现代计算机一般采用三级存储层次，分别是：fCache ）、（主存）、（辅存）。4 . RISC> （精简指令集计算机）的简称，而CISO （复杂指令集计算机）的简称。5 . CPU的基本功能有（指令

10、顺序控制）、（操作控制）、（时间控制 、（数据加工 ）。6 .建立高速缓冲存储器的理论依据是程序访存的局部性原理。7 .微程序是一系列（微指令）构成的有序集合。8 .奇偶校验法只能发现奇数个错,不能检查无错或一偶 数个错。9 .高速缓存的替换算法有（随机法）、（先进先出法FIFO ）、（最近最少使用法LRU ） 三、判断题1、USB是一种应用广泛的串行标准接口。【T】2、DMA数据传输方式是完全由硬件完成的。T3、系统总线按传输信息的不同分为地址总线、数据总线、控制总线。【T】4、目前的计算机，从原理上讲，指令和数据都以十进制形式存放。【F】5、CPU能直接访问磁盘和光盘。【F】6、CACHE

11、是闪速存储器。【F】7、计算机的系统总线是不需要标准化的。F8、正数的原码，反码，补码和移码都是正数本身。【F】9、外存储器与内存储器相比，外存储器速度慢，容量大，成本低。T10、计算机系统是由硬件和软件两大部分组成，软件又分为应用软件和计算软件。F四、简答题1、一个较完善的指令系统应包括哪几类？包括：数据传送指令、算术运算指令、逻辑运算指令、程 序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。2、什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何指令周期是完成一条 指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期， 是指被确定

12、为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是 时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组 成。3、运算器由哪几部分组成？（1）能实现算术和逻辑运算功能的部件ALU ；（2）存放待加工的信息或加工后的结果信息的通用寄存器组；（3）按操作要求控制数据输入的部件：多路开关或数据锁存器；（4）按操作要求控制数据输出的部件：输出移位和多路开关；（5）计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。4、指令和数据均存放在内存中，计算机如

13、何从时间和空间上区分它们是指令还是数据。时间上讲， 取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的 指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。5、写出硬连逻辑控制器和微程序控制器的优缺点。硬连逻辑控制器优点：速度快。缺点：设计复杂、繁琐，缺乏规律性，设计效率低。不易修改和扩充，缺乏灵活性。微程序控制器 优点：设计简单，设计效率高。可以修改，灵活性好。缺点：速度慢6、外围设备的I/O数据传送控制方式分哪几类？参考答案：外围设备的I/O数据传送控制方式可分为5种：程序查询方式、程序中断方式、DMA方式、通道 方式和I/O处理机

14、方式。7、比较半导体SRAM和DRAM的差别，一般微型机系统中的内存采用哪一种？SRAM:是利用触发器来存储二进制信息的。其特点是所含晶体管较多，故集成度较低，功耗较大。 但SRAM工作速度快，稳定可靠，不需要外加刷新电路，从而简化了外电路设计。DRAM：是利用MOS晶体管的管极电容来存储二进制信息的。其特点所含晶体管数目少、集成度 高、成本低、功耗小。但它需外加刷新电路，工作速度比SRA M慢得多。一般微型机系统中的内存采用DRAM。&简述RISC旨令系统结构的设计原则。参考答案：1)旨令条数少、旨令功能简单。只选取使用频度很高的旨令，在此基础上补充一些最有用的旨 令；2) 采用简单

15、而又统一的旨令格式,，并减少寻址方式。旨令字长都为32位或64位；3)旨令的执行在单个机器周期内完成(采用流水线机制)；4) 只有load和store旨令才能访问存储器，其它旨令的操作都是在寄存器之间进行(即采用 load-store 结构)；5) 大多数旨令都采用硬连逻辑来实现；6) 强调优化编译器的作用，为高级语言程序生成优化的代码；7) 充分利用流水技术来提高性能。9、什么是中断？中断是旨计算机运行过程中，出现某些意外情况需主机干预时，机器能自动停止正在运行的程序 并转入处理新情况的程序，处理完毕后又返回原被暂停的程序继续运行。五、计算题1、将计算机系统某一功能的处理速度加快 20倍，但

16、该功能处理时间仅占整个系统运行时间的40%，则改进方法后能使整个系统的性能提高多少？根据题意可知：Fe=60%=0.4Se=20Sn=1/(1-Fe)+Fe/Se)=1/(1-0.4)+0.4/20)=1.61采用此增强功能方法后，能使整个系统的性能提高1.61 倍。2、已知(1) X=+0.101(2) X=-0.1001(3) Y=+1100, 求：X的原码。-0.1001原=1.1001 +1100原+0.101原=0.101=01100已知 X= - 0.10011, Y= +0.00111 求：1)X补，卜X补，丫 补，卜丫 补;2)求X+Y补，XY补。3)X补，卜X补，丫补，卜丫补

17、；4)求X+Y补，XY补。等节合茶X补=1.01101 , -X补=0.10011Y补=0.00111 , -Y补=1.11001X+Y补=凶补+ 丫补=1.01101+0.00111=1.10100X-Y补=凶补+ -Y补=1.01101+1.1100 仁 1.00110六、综合题1、现有SRAM芯片容量为2KX 8位，试用此芯片组成8K X 8位的存储器，问:(1 )该存储器能存储多少个字节的信息？(2)共需要多少这样的芯片？(3)要访问此存储器至少需要多少条地址线？其中片内寻址需几条？容.(1)该存储器能存储信息：213 8 213 8MB口 ,8(2)如果存储器由2K*8位SRAM芯片

18、组成，需要：2 82K8(3)需要2位地址作为芯片选择。2、设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS?若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS?由此可得出什么结论？先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。时钟周期=1/8MHz=0.125v 10-6=125 ns,机器周期=125 nsX 2=250ns平均指令周期=250nsx 2.5=625ns平均指令执行速度=1/625ns=1.6MIPS当参数改变后：机器周期=125nsx 4=500ns=0.5 p s平均指令周期=0.5 p sX 5=2.5 p s平均指令执行速度=1/2.5 P s=0.4MIPS结论：两个主频相同的机器，执行速度不一定一样3、选择生成多项式G(x)=xA3 + x+ 1。将4位有效信息1110编码成7位CRC码。参节合茶G(x)= x3+ x+ 仁 1011M(x) = x3+ x2+x= 1110M(x) x3 = x6+ x5+x4=