频率特性测试仪报告材料

1、简易频率特性测试仪摘要：本次设计制作的频率特性测试仪主要由正交扫频信号源、被测网络、乘法器、 低通滤波和显示等模块组成。通过数字合成器AD9854产生两路正交信号，经过放大器放大后，通过待测RLC网络，输出信号与乘法器AD835相乘，后通过低通 滤波器滤出直流分量，经过放大后送入 AD整体电路采用320*240分辨率的屏 幕显示，由stm32单片机采集数据绘制相应的特性曲线， 本系统具有低本钱、人 机友好等特点。该设计是一份较好的简易频率特性测试仪方案，可根本达到所有设计要求。关键字：频率特性测试仪，AD9854 stm32单片机一、方案论证与比拟1. 正交扫频信号源方案比拟：方案一：采用FP

2、GA与DA吉合构建DDS局部，通过程序控制频率，由 DA俞 出波形。但是FPGA咅频后无法达到稳定度w 0.0001，且制作复杂，整体本钱较 高，所以不建议采用本方案。方案二：采用高速数字合成器 AD9854可以输出I、Q两路合成信号。AD9854 允许输出的信号频率高达150MHZ,系统时钟最高可达300M输出误差和输出失 调都很小，符合本次设计要求，所以决定采用此方案。2. 乘法器方案比拟：方案一：利用运放与比拟器搭建乘法器电路， 整体电路制作复杂，且很难达 到高频率的要求，所以不采用此方案。方案二：利用高速乘法器AD835其特点是带宽可达250MHz外围电路简单， 制作方便。可达到设计要

3、求，所以决定采用此方案。方案一：采用贴片电感进展制作，此方法电感精度有限，需要固定不停更换 电容以达到最优品质因数，费时。所以不采用此方案。方案二：采用绕线电感进展制作。此方法可以方便地更改电感值，从而快速 得到需要的中心频率与品质因数。 相比方案一精度更高，更方便，因此采用此方 案。4总体方案设计:根据如下系统总体框图可看出本系统通过直接数字合成器AD9854产生两路正交信号，经过放大器放大。后因输出时进展了阻抗匹配，所以接两倍跟随器以 保证相位一致。跟随器输出信号通过待测 RLC网络，再与乘法器AD835相乘，后 通过低通滤波器滤出直流分量，经过放大后送入 AD由+ 可得到幅度，同 时相角

4、可由arclan?T）得到，数据送入单片机进展处理。放大器采用ths3001放 大8倍，AD835（乍为信号乘法器，opa2320作为低通滤波器，op27制作放大器。整体电路采用320*240的屏幕分辨率，由stm32单片机进展驱动。整体电路采用± 5V、+3.3V 供电。以下是总体系统框图：跟随常器AD98直接数字合成产生双路交信号Ths3001>放大器_放大咅AD835乘法器工OPA23208阶低曲'滤波器直流放大器f跟随常» RL网络ThS3001卜放大器4放大咅跟随常器AD83 5乘法器OPA2320> 8阶低耀滤波器直流放大器fADCADC图1

5、系统总体框图二、理论分析与计算AD9854产生两类正交信号Acoswt和Asinwt。信号通过通过被测网络输出信 号可表示为Bcos（wt+ © ）如此经过乘法器相乘可得两路信号为：XI （t） = Acoswt * Bcos（wt 十巾）一 -ABI cos * + cos（2wr + 巾）IX2（t） = Asinwt » Bcos（wt +（） = yABlsin « - sin（2wt + <|）II1后通过滤波器滤除高频分量得到x1=ABcos（ © ）和x2=-w ABsi n（ © ）后经过直流偏置与放大后输出直流信号 y仁

6、k x1+b,同理另一路输出y2=k x2+b。经ADC采样后进入单片机。相频响应和幅频响应由输入的两路信号共同参与计算得到：相频响应：）=血血（-3=眦仙（-；需=叽3 （厚B一斗任1童+耳2?幅频响应卩K讪=201昭°口= 201隔| 一本次滤波器的设计是需要输出一个带有直流分量的混频信号，设计采用的 Butterworth型，其特点是是在通带中具有最平幅度，从通带衰减较慢。设一共 需扫描N个点，采取5倍采样频率如此中心频率一=壬。由于本设计中扫频步进 取 100KHz 1MHz f 40MHz，所以 N=39Q2s,可取贮等于 1kHz。利用TI Filter软件辅助设计，取截

7、止频率 30Hz,反应方式为多重反应，可设计得 到八阶低通滤波器。此题要求频率X围在1MHz f 40MHz ,测量误差绝对值w 0.5dB。扫频最小步进为100kHz, 次扫频时间w 2s。2s内1-40M、步进100kHz,如此数据的变 化率为0.05s。考虑到stm32内置ADC可满足2s内391频点的设计要求，因此 可以采用此ADC进展设计使用。本测试网络为LC串联谐振回路，"2°哙=2哋曲匸伽,可计算得WqL 2rrf>L20MHz 由=4LC局部相当于短路。因为r£12.2O1 RH q。中心频率0为Q， L=3.3uH， C=27pF频率X围1

8、M-40MHz步进100kHz,如此有390个点。我们采用 320*240分 辨率的彩屏来显示幅频与相位。整个显示图像根据测量结果转化为对应的点从+90°到-90。变化显示。具体参数包括模式、频率、幅度、相位、中心频率、带 宽会在图像侧边显示。参数具体计算是根据幅频响应与相频响应模拟分析转换为 数学分析通过单片机计算得到并在屏幕上进展显示。三、电路与程序设计'后接截止频率120MHz七阶滤波器滤除噪声。其他引脚参考AD9854手册经 典电路进展连接。为满足幅值要求，我们采用Ths3001芯片制作如如下图3所示 同向放大器，使输出信号经过放大器峰峰值可放大 4倍。r?Yl70l

9、uj=r2rz=1iXiJL12£諂D-MR - /也-2 IC'hbDl3j r： :i:：KMDUKLK fiTEMixHr-rJMIM"述 EI：M；：U：E . EEbtfK" ?>*<.- *-'丈远ETMOL!K<'T2 沁HID hVD； K5 DKVTIAGNDPLLVBD rtn丽険 15-1图2 AD9854设计电路图3 Ths3001放大器设计电路如如下图4所示，乘法器我们采用 AD835芯片进展制作，其带宽250MHz远5 / 9远满足40MHz的题目要求，其中四个引脚 X2与丫2直接接地 位器进展

10、偏置调节根据其根本传递函数XI、X2和Y1、Y2我们只用至U XI、Y1,W=XY+即可实现乘法功能，Z脚连接电O本次设计我们采用opa2320制作8阶滤波器，如如下图5所示，滤波器选型 为butterworth 型，截止频率30Hz,采用滤波器设计软件可设计得到。图5滤波器设计电路如如下图6所示，增加跟随器电路连接到 RLC网络。RLC俞入阻抗50QQ， L为3.3uH,C经实际测量最终选择27pf,经实际测量可满足中心频率与品质因数 的要求。图6 RLC设计电路本系统采用stm32控制显示屏进展幅频与相频特性曲线的显示，利用FPGA承受来自AD传输的信息进展数据处理。整个系统初始化后进入功

11、能选择界面通 过选择不同的模式进展不同频率选择，从而显示结果，整体流程如如下图7：图7主程序流程图四、测试方案与测试结果1RIGOL DS110你波器2RIGOL DG1062信号发生器3RIGOL DP832 直流电源4VICTOR VC890C+数字万用表1正交扫频信号源测量DD护生两路正交信号，输入示波器，即可显示相应波形，频率，幅度，相 位等信息，改变频率观察幅度变换。设定信号源的扫频X围与步进，用示波器测 量扫频信号，记录实验结果。2发挥局部测量设定信号输出频率，用示波器测量两路信号幅值与相位， 记录实验结果。单 独测试RLC网络，把其接入信号源，设置负载 50Q，扫频模式，观察中心

12、频率 与品质因数。记录实验结果。1正交扫频信号源测量结果:表1 DDS信号源测量结果表频率Hz)1M5M10M15M20M25M30M35M40MCH1(V)CH2(V)幅度平衡误差频率稳定度10 §10-|io-B10 J阿10 510 510 5相位差(° )899090889290803617通过结果可看出低频时根本满足所有设计根本要求， 但频率较高时相位出现 偏移，相位误差无法达到要求。由U2-U1)/U1 X 100烦看出幅度也无法达到幅 度误差要求。整体波形在高频处略有偏移。2发挥局部测试结果:表2发挥局部测试结果表频率/Hz1M5M10M15M20M25M30M35M40M幅度/dB-10-100相位/ °89815925-35-46-53-56-58经计算，幅度误差在设计要求 X围内，但相位达不到所需条件。RLC网络：实测RLC测试网络，中心频率 20.7MHz,带宽14.5MHz误差X围 内，中心频率到达要求，但是品质因数 1.42未能达到4的要求。综上可以看出 高频时DDS俞出波形出现问题，导致相位、幅度未能达到要求，从而影响后面串 联谐振电路相位也未能达到设计要求。五、总结本次设计采用AD9854设计制作DDS进展1M-40M步进100kHz扫