数字电路与系统

1、数字电路与系统数字电路与系统2第六章第五版第五版第四版5.27; 5.29 数字电路与系统3第六章 时序逻辑电路6.1 时序逻辑电路的分析方法6.2 时序逻辑电路的设计方法 寄存器序列信号发生器数字电路与系统46.3 常用时序逻辑电路计数器同步计数器十六进制加法/减法/可逆计数器十进制加法/减法/可逆计数器异步计数器移位寄存型计数器 环形 和 扭环型 寄存器 序列信号发生器 计数器和译码器构成说明：译码器的构成包括：门电路/译码器/数据选择器/存储器 移位寄存器和反馈逻辑构成 特例：移位寄存型计数器 环形和扭环型，自启动分析/设计 应用 顺序脉冲发生器，小m序列发生器Part 04Part 0

2、5数字电路与系统5计数器计数器用以统计输入脉冲CP个数的电路分类二进制计数器、十进制计数器，任意进制计数器加法计数器、减法计数器，加/减（可逆）计数器 同步计数器和异步计数器移位寄存型计数器应用计数分频 定时构成序列发生器（加组合逻辑译码）数字电路与系统6计数器6.3.1 计数器同步计数器同步二进制计数器 同步二进制加法计数器 同步二进制减法计数器 同步二进制加/减（可逆）计数器同步十进制计数器 同步十进制加法计数器异步计数器参见：异步时序逻辑电路的设计6.3.2 任意进制计数器的构成方法置零法、置数法， 直接/同步 置位 操作；多片组合；整体 置零/置数。移位寄存型计数器环形扭环形数字电路与

3、系统76.3.1.1 同步二进制计数器同步二进制加法计数器联想：T-触发器（T-触发器）Toggle 触发器的翻转特性 计数二进制加法 与 各个二进制位翻转（改变）的关系 1 00111+ 1 1 01000规则： 多位二进制数的末位加1时，最低位（末位）改变状态； 第i位以下（0, , i-1)皆为1时，第i位改变状态。数字电路与系统86.3.1.1 同步二进制计数器构成方法：1. 用T触发器构成每次CP（亦即计数脉冲）到达时，使该翻转的触发器控制端 T=1，不该翻转的 T=0 。2. 用T触发器构成每次计数脉冲到达时，只能馈入到那些该翻转的触发器的CP输入端上，不给不该翻转的触发器CP信号

4、。数字电路与系统96.3.1.1 同步二进制计数器T触发器构成的同步二进制计数器驱动方程：10T0121.QQQQTiiiJ0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2C=Q0Q1Q2Q3v电路实现用JK触发器数字电路与系统106.3.1.1 同步二进制计数器 电 路 状 态 计数脉冲序号 Q3 Q2 Q1 Q0 等效十进制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0

5、 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 状态转换表 数字电路与系统116.3.1.1 同步二进制计数器状态转换图 时序图数字电路与系统126.3.1.1 同步二进制计数器 4位二进制同步加法计数器74161加法计数控制电路同步预置数、保持、异步置零功能 “封锁” 与 “打开”对于“与”输入端，控制信号为0时“封锁”，控制信号位1时“打开”。LD=100数字电路与系统13 6.3.1.1 同步二进制计数器 4位二进制同步加法计数器74161

6、 74161 LD RD D0 D1 D2 D3 CP CO Q0 Q1 Q2 Q3 EP ET C 清零 预置 使能 时钟 RD LD EP ET CP 工作模式 0 1 1 1 1 0 1 1 1 0 1 0 1 1 异步清零 同步置数 保持 保持 C=0 加法计数 LD功能表 q 其它型号：4位二进制同步加法计数器v 74162, 74163 同步置零数字电路与系统14 6.3.1.1 同步二进制计数器T触发器构成的同步十六进制（4位二进制）加法计数器 10ijjiQCPCP( i = 1, 2, , n-1)数字电路与系统15 6.3.1.1 同步二进制计数器同步二进制减法计数器 1

7、01000- 1 1 00111规则： 多位二进制数的末位减1时，最低位改变状态 第i位以下皆为0时，第i位改变状态v 可用T触发器构成多位二进制减法器 驱动方程：10T100121.ijjiiiQQQQQT数字电路与系统16CP 6.3.1.1 同步二进制计数器JK触发器组成的4位同步二进制减法计数器 电 路 状 态 计数脉冲序号 Q3 Q2 Q1 Q0 等效十进制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0

8、0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 100 KJ011QKJ1022QQKJ21033QQQKJ数字电路与系统17U/DCPILDCPO 同步二进制可逆计数器10T001/QDUQDUT)(/)(/10102QQDUQQDUT)(/)(/2102103QQQDUQQQDUT01230123)/(/QQQQUDQQQQUDBC 预置 使能 加/减控制 时钟 LD S D/U CP 工作模式 0 1 1 1 1 0 0 0 1

9、异步置数 数据保持 加法计数 减法计数 SDU /LD与或门，两个“与”输入受U / D控制数字电路与系统18 6.3.1.1 同步二进制计数器 4位二进制同步可逆计数器74191 功能表 预置 使能 加/减控制 时钟 LD S D/U CP 工作模式 0 1 1 1 1 0 0 0 1 异步置数 数据保持 加法计数 减法计数 SDU /LD 74191 LD S D0 D1 D2 D3 CPI CO Q0 Q1 Q2 Q3 UD/ C/B CPODU /数字电路与系统196.3.1.1 同步二进制计数器 4位二进制同步可逆计数器74191 时序图01230123)/(/QQQQUDQQQQU

10、DBCBCCPSCP/IO串行时钟输出端 串行时钟输出端在计数周期循环结束时，提供一个上升沿信号。数字电路与系统20Q3Q16.3.1.2 同步十进制计数器同步十进制加法计数器二进制计数，10011010十进制计数，1001000009计数照旧，AF无关，“9”状态修改的T触发器驱动原先： 1001 1010要求： 1001 0000原先“保持”，要求“翻转”添加翻转条件Q0 Q1 Q3 Q2Q4 Q5 Q7 Q6XXXXQ80XXQ3 Q2Q1 Q0Q1 n+1恰好是0添加保持条件Q3=1时保持01100110XXXX00XXQ3 Q2Q1 Q0Q1的驱动：T100000010XXXX01X

11、XQ3 Q2Q1 Q0Q3 的驱动：T3原先“翻转”，要求“保持”，要修改条件限制翻转。数字电路与系统216.3.1.2 同步十进制计数器同步十进制加法计数器T触发器的驱动方程修改为：将驱动方程代入T触发器的特性方程得到状态方程。检查自启动能力：状态转换图；或者，无关状态带入状态方程。10T301QQT 102QQT 302103QQQQQTCP数字电路与系统226.3.1.2 同步十进制计数器十进制同步加法计数器74160功能表 清零 预置 使能 时钟 RD LD EP ET CP 工作模式 0 1 1 1 1 0 1 1 1 0 1 0 1 1 异步清零 同步置数 保持 保持 C=0 加法

12、计数 LDRDLD数字电路与系统236.3.1.2 同步十进制计数器 减法，要求 0000 1001十进制同步可逆计数器74190功能表 预置 使能 加/减控制 时钟 LD S D/U CP 工作模式 0 1 1 1 1 0 0 0 1 异步置数 数据保持 加法计数 减法计数 SDU /LDCP数字电路与系统246.3.1.3 异步计数器 每位二进制数用一个 T 触发器计数 低位的进位信号作为相邻高位的计数脉冲q异步二进制加法计数器数字电路与系统256.3.1.3 异步计数器异步二进制减法计数器数字电路与系统266.3.1.3 异步计数器异步计数器的特点定义：当时钟脉冲输入的时候，触发器的翻转

13、是有先后因果关系的，不是同时发生的。优点结构简单缺点各个触发器各级的信号驱动是串行连接的，在最不利的情况下，要经过各级触发器传输延迟之和后，新状态才能稳定的建立起来，故而工作频率低；电路状态的译码存在竞争冒险，可能会形成错误的毛刺触发脉冲。数字电路与系统276.3.1.3 异步计数器课题：设计异步五进制计数器参见 “异步时序逻辑设计”C11J1KC11J1KC11J1KQ0Q1Q2CPQ0Q1Q2 或 Z数字电路与系统28 6.3.1.3 异步计数器 时钟方程： CP0=CP（下降沿） CP1=Q0（由10时） CP2=Q1（由10时） CP3=Q0（由10时） 驱动方程：10J10KnQJ3

14、111K12J12KnnQQJ12313K 状态方程：nnnnQQKQJQ0000010nnnnnQQQKQJQ13111111nnnnQQKQJQ2222212nnnnnnQQQQKQJQ312333313 异步十进制加法计数器同理：用负脉冲触发器构成数字电路与系统29 现 态 次态 时钟脉冲 计数脉冲序号 nQ3 nQ2 nQ1 nQ0 13nQ12nQ11nQ10nQ CP3 CP2 CP1 CP0 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0

15、 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010nnnnnQQQKQJQ13111111nnnnQQKQJQ2222212nnnnnnQQQQKQJQ312333313 CP0=CP（下降沿） CP1=Q0（由10时） CP2=Q1（由10时） CP3=Q0（由10时）教材中提到：“在分析一些比较简单的异步时

16、序电路时，可以采取从物理概念出发直接画波形图的方法分析它的功能，而不一定按前面介绍的异步时序电路的分析方法去写方程式。”笔者认为笔者认为：以我个人的经验恰恰相反，实际上如果只有知道功能，才能推出所谓的“物理概念”。除非电路非常简单，否则，按照一定步骤解决问题，一般效率和准确程度都优于画时序图（波形图）。笔者认为笔者认为：倒是在设计中，可以利用一些“物理概念”。24进制译码，当11时，移位寄存置0CPcp1数字电路与系统306.3.1.3 异步计数器 异步 二五十 进制计数器数字电路与系统316.3.1.3 异步计数器二五十进制异步计数器74LS290用下降沿触发的边沿JK触发器代替主从JK两个

17、R输入端为置0输入端两个S输入端为置9输入端数字电路与系统326.3.2 任意进制计数器 计数器的级联两个模N计数器级联，可实现NN的计数器 并行进位法 串行进位法数字电路与系统336.3.2 任意进制计数器用已有计数器产品经过外电路连接，形成任意进制计数器。假定已有N进制计数器，需要得到M进制计数器，分两种情况讨论： MN 的情况数字电路与系统346.3.2 任意进制计数器当MN的情况置零置零法 和 置数置数法同步异步同步异步注意同步与异步 !数字电路与系统356.3.2 任意进制计数器1. 当MN的情况先将M因数为 每个NiN，当Ni=N ，OK；当NiN ，按前面所述 情况1 （MN）办理；考虑：采用 并行进位 还是 串行进位。先利用 计数器级联；然后 或 。一般用于M分解后得到的素数也大于N的情况。 .21NNM数字电路与系统416.3.2 任意进制计数器例11：用两片同步十进制计数器74160接成二十九进制计数器。解法一：采用整体异步置零（清零）法数字电路与系统426.3.2 任意进制计数器例11：用两片同步十进制计数器74160接成二十九进制计数器。解法二：采用整体同步置数（置入0000）法数字电路与系统436.3.3 移位寄存器型计数器 移位寄存器型计数器 之 环形计数器数字电路与系统446.3