微机原理与应用第3章2节2010SGQ

1、1复习上次课内容n1、CPU从功能上如何划分的。从功能上如何划分的。n2、各寄存器的名称、用法、特定用途。、各寄存器的名称、用法、特定用途。n3、标志状态寄存器各位的含义。、标志状态寄存器各位的含义。2时间：时间：20103月月25日（第三周周四）日（第三周周四）本次课内容：本次课内容：1、8086的存储器组织。的存储器组织。2、 8086的段结构。的段结构。3、8086/8088引脚功能。引脚功能。本次课重点：本次课重点：1、物理地址、逻辑地址。、物理地址、逻辑地址。2、堆栈。、堆栈。3、最大最小组态的区别。、最大最小组态的区别。4、8088和和8086的引脚区别。的引脚区别。3PSW（FL

2、AG）有关位定义有关位定义C进位位进位位P奇偶标志奇偶标志（结果低（结果低8位中位中1的个数）的个数）A半进位标志半进位标志（低（低4位向高位向高4位的进位）位的进位）Z结果为结果为零标志零标志S结果结果符号位符号位T跟踪标志（跟踪标志（单步运行单步运行）I中断允许中断允许标志标志D方向方向标志标志O溢出溢出标志标志O DITSZAPC4标志的分类n状态标志状态标志：用来记录程序运行结果的状：用来记录程序运行结果的状态信息，许多指令的执行都将相应地设态信息，许多指令的执行都将相应地设置它置它CF ZF SF PF OF AFn控制标志控制标志：可由程序根据需要用指令设：可由程序根据需要用指令设

3、置，用于控制处理器执行指令的方式置，用于控制处理器执行指令的方式DF IF TF5进位标志CF（Carry Flag）n当运算结果的当运算结果的最高有效位有进位最高有效位有进位（加法）或（加法）或借位借位（减法）时，进位标志（减法）时，进位标志置置1，即，即CF = 1；否则否则CF = 0。49H + 6DHB6H， 01001001B01101101B 010110110B没有进位：没有进位：CF = 0BBH + 6AH（1）25H， 10111011B01101010B 100100101B有进位：有进位：CF = 16零标志ZF（Zero Flag）n若运算若运算结果为结果为0，则，

4、则ZF = 1；否则否则ZF = 049H + 6DHB6H， 01001001B01101101B 10110110B结果不是零：结果不是零：ZF = 0注意：注意： ZF为为1表示的结果是表示的结果是075H + 8BH（1）00H， 01110101B10001011B 100000000B结果是零：结果是零：ZF = 1,CF17符号标志SF（Sign Flag）n运算结果运算结果最高位为最高位为1，则，则SF = 1；否；否则则SF = 0 带符号数据用最高有效位表示数据的符号带符号数据用最高有效位表示数据的符号所以，最高有效位就是符号标志的状态所以，最高有效位就是符号标志的状态字节

5、操作时，字节操作时，D7 =0, SF=0,结果为正；结果为正；字节操作时，字节操作时，D7 =1, SF=1,结果为负；结果为负；字操作时，字操作时，D15 =0, SF=0,结果为正；结果为正；字操作时，字操作时，D15 =1, SF=1,结果为负。结果为负。最高位符号位最高位符号位SF8奇偶标志PF（Parity Flag）n当运算结果当运算结果最低字节中最低字节中“1”1”的个数的个数为为零或零或偶数偶数时，时，PF = 1PF = 1；否则；否则PF = 0PF = 03AH + 7CHB6H 00111010B01111100B 10110110B PF标志仅反映最低标志仅反映最低

6、8位中位中“1”的个数是的个数是偶或奇，即使是进行偶或奇，即使是进行16位字操作位字操作结果中有结果中有5个个1，是奇个数：，是奇个数：PF = 0。CF=0,SF=1，ZF09溢出标志OF（Overflow Flag）n若算术运算的若算术运算的结果有溢出结果有溢出，则则OFOF1 1；否则；否则 OFOF0 049H + 6DH B6H，产生溢出：产生溢出：OF = 175H + 8BH （1）26H，没有溢出：没有溢出：OF = 0，CF=110什么是溢出？n处理器内部以补码表示有符号数处理器内部以补码表示有符号数n8位表达的整数范围是：位表达的整数范围是：-128+127n16位表达的范

7、围是：位表达的范围是：-32768+32767n如果运算结果超出这个范围，就产生了溢出如果运算结果超出这个范围，就产生了溢出n有溢出，说明有符号数的运算结果不正确有溢出，说明有符号数的运算结果不正确49H6DHB6H，就是，就是73109182，已经超出已经超出128127范围，产生溢出，故范围，产生溢出，故OF1；另一方面，补码另一方面，补码B6H表达真值是表达真值是-74，显然运算结果也不正确显然运算结果也不正确11溢出和进位n溢出标志溢出标志OF和进位标志和进位标志CF是两个意义不同是两个意义不同的标志的标志n进位标志进位标志表示表示无符号数运算结果无符号数运算结果是否超出范是否超出范围

8、，运算结果仍然正确；围，运算结果仍然正确；n溢出标志溢出标志表示表示带符号数带符号数运算结果是否超出范运算结果是否超出范围，运算结果已经不正确。围，运算结果已经不正确。12辅助进位标志AF（Auxiliary Carry Flag）49H + 6DHB6H 01001001+01101101 10110110 D3 向上有进位：向上有进位：AF = 1运算时运算时D D3 3位（低半字节）有进位或位（低半字节）有进位或借位时，借位时，AF = 1AF = 1；否则；否则AF = 0AF = 0。这个标志主要由处理器内部使用，用于十进制这个标志主要由处理器内部使用，用于十进制算术运算调整指令中算

9、术运算调整指令中13例例1、将两数相加，即、将两数相加，即0100 1100B加加 0110 0101B，CF、PF、AF、ZF、SF、OF各为何各为何值？值？ 0100 1100B + 0110 0101B 1011 0001B CF=0，PF=1，AF=1，ZF=0， SF=1， OF=114方向标志DF（Direction Flag）n当当DF位为位为1时，每次操作后使时，每次操作后使变址寄存器变址寄存器SI和和DI减量减量，这样，这样就使串处理从高地址向低地址方向处理。就使串处理从高地址向低地址方向处理。当当DF为为0时，则使时，则使SI和和DI增量增量，使串处理从低地址向高地址方向处

10、理。，使串处理从低地址向高地址方向处理。n设置设置DFDF0 0，存储器地址自动增加；，存储器地址自动增加；n设置设置DFDF1 1，存储器地址自动减少。，存储器地址自动减少。CLDCLD指令复位方向标志：指令复位方向标志：DFDF0 0STDSTD指令置位方向标志：指令置位方向标志：DFDF1 115中断允许标志IF（Interrupt-enable Flag）n用于控制外部用于控制外部可屏蔽中断可屏蔽中断是否可以被是否可以被处理器响应：处理器响应：n设置设置IFIF1 1，则，则允许中断允许中断；n设置设置IFIF0 0，则，则禁止中断禁止中断。CLICLI指令复位中断标志：指令复位中断标

11、志：IFIF0 0STISTI指令置位中断标志：指令置位中断标志：IFIF1 116单步标志TF（Trap Flag）n用于控制处理器进入用于控制处理器进入单步操作单步操作方式：方式：n设置设置TFTF0 0，处理器正常工作；，处理器正常工作；n设置设置TFTF1 1，处理器单步执行指令。，处理器单步执行指令。单步执行指令单步执行指令处理器在处理器在每条指令执行结每条指令执行结束束时，便产生一个编号为时，便产生一个编号为1 1的内部中断的内部中断这种内部中断称为这种内部中断称为单步中断单步中断所以所以TFTF也称为也称为单步标志单步标志n利用单步中断可对程序进行逐条指令的调试利用单步中断可对程

12、序进行逐条指令的调试n这种逐条指令调试程序的方法就是这种逐条指令调试程序的方法就是单步调试单步调试173.4 8086的存储器组织的存储器组织一、存储器地址的分段一、存储器地址的分段矛盾矛盾：存储器地址空间：存储器地址空间1MB，20bit地址线；内部各寄存器和数据总线地址线；内部各寄存器和数据总线均为均为16bit。 解决方法解决方法：将整个存储器分为若：将整个存储器分为若干个逻辑段，每段内地址干个逻辑段，每段内地址16bit，即最多地址空间即最多地址空间64KB。允许各逻辑段在整个存储空间浮允许各逻辑段在整个存储空间浮动，段与段之间可以是动，段与段之间可以是连续的连续的，也可以是也可以是分

13、开的分开的或或重叠的重叠的。1216300000H0FFFFH10000H1FFFFH20000H2FFFFHF0000HFFFFFH1800000H逻辑段逻辑段2=64KB逻辑段逻辑段1起点起点逻辑段逻辑段2起点起点逻辑段逻辑段3起点起点逻辑段逻辑段4起点起点0FFFFFH逻辑段逻辑段1=64KB逻辑段逻辑段4=64KB逻辑段逻辑段3=64KB 每个段的每个段的首地址首地址称为称为“段基址段基址”， “段基址段基址”必须能必须能被被16整除整除（XXXX0H）。 程序执行前，程序执行前，分别对相应的段寄分别对相应的段寄存器存器CS，DS，SS，ES置置“段基址段基址”，若程序长度大于若程序长

14、度大于64KB，则可通过对则可通过对CS送新的送新的“段基址段基址”将程序转移到新段将程序转移到新段中。中。19逻辑地址逻辑地址：允许在程序中编排的地址；允许在程序中编排的地址；二、二、 20位物理地址的形成位物理地址的形成物理地址物理地址：信息在存储器中实际存放的地址；信息在存储器中实际存放的地址；对给定的任一存储单元，有两部分逻辑地址：对给定的任一存储单元，有两部分逻辑地址： 段基址段基址（段地址）段地址）由由CS，DS，SS，ES决定决定 段内偏移量段内偏移量（段内有效地址）段内有效地址）（该单元相对于段（该单元相对于段基址的距离）基址的距离）段地址段地址 0000段内有效地址段内有效地

15、址 + 0000 物理地址物理地址(20bit)16bit16bit20bit20n8086CPU8086CPU有有2020条地址线条地址线n最大可寻址空间为最大可寻址空间为2 220201MB1MBn物理地址范围从物理地址范围从00000H00000H0FFFFFH0FFFFFHn8086CPU8086CPU将将1MB1MB空间分成许多空间分成许多逻辑段（逻辑段（SegmentSegment）n每个段每个段最大限制为最大限制为64KB64KBn段地址的段地址的低低4 4位为位为0000B0000Bn这样，一个存储单元除具有一个这样，一个存储单元除具有一个唯一唯一的的物理地物理地址址外，还具有

16、多个外，还具有多个逻辑地址逻辑地址21三、物理地址和逻辑地址n对应每个物理存储单元都有一个唯一对应每个物理存储单元都有一个唯一的的 2 0 位 编 号 ， 就 是 物 理 地 址 ， 从位 编 号 ， 就 是 物 理 地 址 ， 从00000H0FFFFFH。n分段后在用户编程时，采用逻辑地址，分段后在用户编程时，采用逻辑地址，其形式为：其形式为：段基地址段基地址 : : 段内偏移地址段内偏移地址分隔符分隔符221、逻辑地址n段基地址段基地址说明逻辑段在主存中的起始位置。说明逻辑段在主存中的起始位置。n8086规定段地址必须是规定段地址必须是16的倍数：的倍数：xxxx0H。n省略低省略低4位

17、位0000B，段地址就可以用，段地址就可以用16位二进位二进制数据表示，就能用制数据表示，就能用16位位段寄存器段寄存器表达段地址。表达段地址。n偏移地址偏移地址说明主存单元距离段起始位置的偏移说明主存单元距离段起始位置的偏移量。量。n每段不超过每段不超过64KB，偏移地址也可用，偏移地址也可用16位位二进制二进制数据表示。数据表示。232、物理地址和逻辑地址的转换n将逻辑地址中的段地址左移将逻辑地址中的段地址左移4 4位，加上位，加上偏移地址就得到偏移地址就得到2020位物理地址位物理地址n一个物理地址可以有多个逻辑地址一个物理地址可以有多个逻辑地址逻辑地址逻辑地址 1460:1001460

18、:100、1380:F001380:F00物理地址物理地址 14700H 14700H14700H 14700H146014600 0H H 100H100H14700H14700H138013800 0H H F00HF00H14700H14700H段地址左移段地址左移4 4位位加上偏移地址加上偏移地址得到物理地址得到物理地址243、逻辑段的分配25 堆栈堆栈是利用是利用RAM区中某一指定区域区中某一指定区域(由用户规定由用户规定)，用，用来暂存数据或地址的存储区。来暂存数据或地址的存储区。 堆栈段是由段定义语句在内存中定义的一个段，段基址堆栈段是由段定义语句在内存中定义的一个段，段基址由由

19、SS指定指定。 堆栈存取数据的堆栈存取数据的原则原则是是“先进后出先进后出”，存取数据，存取数据的方法是压入的方法是压入(PUSH)和弹出和弹出(POP)。 堆栈区的堆栈区的栈底是固定的最高地址栈底是固定的最高地址，其，其栈顶根据堆栈栈顶根据堆栈数据的压入或取出的变化不断改变数据的压入或取出的变化不断改变。栈顶是堆栈区的最。栈顶是堆栈区的最低地址，用堆栈指针低地址，用堆栈指针SP指示。指示。 每执行一条每执行一条PUSH指令，指令， SP(SP)2，向堆栈压入，向堆栈压入16bit数据。数据。 每执行一条每执行一条POP指令，从堆栈弹出指令，从堆栈弹出16bit数据，数据， SP(SP)2。四

20、、堆栈的概念2600FAH00FBH00FCH00FDH00FEH00FFH0100H36H95H2、 (SP)-2SP (AH)00FFH (AL)00FEH (SP)=00FEH(AX)=9536H(BX)=0475H(AX)=0475H(BX)=9536H1、MOV SP，0100H2、PUSH AX3、PUSH BX4、POP AX5、POP BX例：执行压栈和出栈的过程例：执行压栈和出栈的过程75H04H3、 (SP)-2SP (BH)00FDH (BL)00FCH (SP)=00FCH1、设栈底、设栈底(SP)=0100H4、(00FCH) AL (00FDH)AH (SP)+2S

21、P (SP)=00FEH 75H04H5、 (00FEH) BL (00FFH) BH (SP)+2SP (SP)=0100H36H95H27复习上次课内容n1、标志状态寄存器各位的含义。、标志状态寄存器各位的含义。n2、存储器功能。、存储器功能。n3、物理地址和逻辑地址。、物理地址和逻辑地址。n4、堆栈。、堆栈。28时间：时间：20103月月26日（第三周周五）日（第三周周五）本次课内容：本次课内容：1、8086/8088引脚功能。引脚功能。2、最大最小模式。、最大最小模式。3、时序。、时序。本次课重点：本次课重点：1、基本引脚功能、基本引脚功能2、最大最小组态的区别。、最大最小组态的区别。

22、3、8088和和8086的引脚区别。的引脚区别。4、时序的基本概念。、时序的基本概念。29一、一、 8086的系统配置及引脚功能的系统配置及引脚功能 8086CPU是是16位处理器，采用位处理器，采用40引脚的引脚的DIP（双（双列直插）封装。列直插）封装。40条引脚信号按功能可分为条引脚信号按功能可分为4部分：部分：地址总线地址总线，数据总线数据总线，控制总线控制总线以及以及其他其他（时钟、电（时钟、电源）。源）。3.5 8086/8088总线和时序总线和时序30地址地址/数据线数据线地址地址/数据线数据线非屏蔽中断非屏蔽中断可屏蔽中断可屏蔽中断最小最大模式控制最小最大模式控制MN/MX=1

23、,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持相应信号总线保持相应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断相应信号中断相应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行

24、数据传输。可以进行数据传输。复位信号复位信号31 1. 公共引脚公共引脚 无论在最大模式或最小模式中，都共同使用的引脚无论在最大模式或最小模式中，都共同使用的引脚信号作为公共引脚。信号作为公共引脚。（1）AD15AD0（Address Data Bus） 这是分时复用的地址这是分时复用的地址/数据总线。传输地址时，三态数据总线。传输地址时，三态输出；传送数据时，三态输入输出；传送数据时，三态输入/输出。所谓三态，除输出。所谓三态，除“0” 、“1”两种状态外，还有一种浮空（高阻）状态；通常采用两种状态外，还有一种浮空（高阻）状态；通常采用三态门进行控制。三态门进行控制。（2）A19 /S6A1

25、6 /S3（ Address / Status ） 为分时复用的地址为分时复用的地址/状态线（三态、输出）。状态线（三态、输出）。（3）BHE/ S7（Bus High Enable /Status ） 高高8位数据总线有效位数据总线有效/状态复用引脚，三态，输出。状态复用引脚，三态，输出。 32（4）RD（Read） 读信号，三态输出，低电平有效。当读信号，三态输出，低电平有效。当0时，表示时，表示CPU当前正在读存储器或当前正在读存储器或I/O接口。接口。（5）READYREADY 准备就绪信号，输入，高电平有效。准备就绪信号，输入，高电平有效。（6）TEST 测试信号，输入，低电平有效。

26、测试信号，输入，低电平有效。 （7）INTR（Interrupt Request） 可屏蔽中断请求，输入，高电平有效。当可屏蔽中断请求，输入，高电平有效。当INTR1时，表示外设向时，表示外设向CPU提出中断请求，若此时中断允许标提出中断请求，若此时中断允许标志志IF1，则，则CPU响应中断，暂停正在执行的程序，转去响应中断，暂停正在执行的程序，转去执行中断服务程序。执行中断服务程序。33（8）NMI（Non-Maskable Interrupt Request） 非屏蔽中断请求，输入，上升沿有效。它不受中断非屏蔽中断请求，输入，上升沿有效。它不受中断允许标志允许标志IF的影响，只要的影响，只

27、要NMI出现，出现，CPU就会在结束当就会在结束当前指令后，进入相应的中断服务程序。前指令后，进入相应的中断服务程序。（9）RESET 复位信号，输入，高电平有效。复位信号，输入，高电平有效。 （10）CLK（Clock） 时钟输入。时钟输入。（11）Vcc和和GND 电源和地线，电源电源和地线，电源Vcc5V,有两条地线。有两条地线。 341、 最小模式系统最小模式系统（MN/ MX引脚接引脚接+5V电源电源） 特点特点：系统中存储器芯片，系统中存储器芯片，I/O芯片不多芯片不多； 地址总线由地址总线由AD0AD15，A16/ S3 A19/ S6通过通过8282锁存器构成；锁存器构成； 数

28、据总线直接由数据总线直接由AD0AD15构成（也可加总线驱动构成（也可加总线驱动8286）；）； 控制总线由控制总线由CPU的控制线提供，构成一的控制线提供，构成一小型小型、单处理机单处理机系系统。统。 系统中只有系统中只有8086一个微处理器，所有的总一个微处理器，所有的总线控制信号均为线控制信号均为8086产生，系统中的总线控产生，系统中的总线控制逻辑电路，减少到最少。制逻辑电路，减少到最少。35 82848282存储器存储器8286I/O接口接口VccVccCLKMN/MXRDWRIO/MALEA16-A19AD0-AD15DT/RDENINTAINTRREADYRESET8086CPU

29、STBTOE数据总线数据总线地址总线地址总线OE8086最小组态系统配置图最小组态系统配置图时钟时钟发生器发生器BHEBHE在最小模式系统在最小模式系统中，还需加入：中，还需加入：1片片8284A3片片8282/82832片片8286/ 828736（1）HOLD（Hold Request） 总线请求信号，输入，高电平有效。总线请求信号，输入，高电平有效。（2）HLDA （Hold Acknowledge） 总线请求响应信号，输出，高电平有效。总线请求响应信号，输出，高电平有效。（3）WR（Write ） 写信号，输出，三态，低电平有效。写信号，输出，三态，低电平有效。（4）M/IO（Memo

30、ry/IO） 存储器或存储器或I/OI/O接口访问信号，三态输出。接口访问信号，三态输出。 8086 CPU8086 CPU最小模式控制信号引脚最小模式控制信号引脚37（5）DT/R（Data Transmit/Receive） 数据发送数据发送/ 接收控制信号，三态，输出。接收控制信号，三态，输出。（6）DEN（Data Enable） 数据允许信号，三态输出，低电平有效。数据允许信号，三态输出，低电平有效。 （7）ALE（Address Latch Enable） 地址锁存允许信号，输出，高电平有效。地址锁存允许信号，输出，高电平有效。（8）INTA（Interrupt Acknowled

31、ge） 中断响应信号，输出，低电平有效。中断响应信号，输出，低电平有效。 INTA 0时，表时，表示示CPU响应了外设发来的中断请求信号响应了外设发来的中断请求信号INTR。 38 特点特点： 系统控制信号由总线控制器系统控制信号由总线控制器8288提供，提供， 用于多用于多处理机处理机和和协处理机协处理机结构中。结构中。2、 最大模式（组态）系统（最大模式（组态）系统（MN/ MX引脚接地引脚接地）8288为总线控制器，输入为总线控制器，输入8086的总线状态信号，输出总线命令和的总线状态信号，输出总线命令和控制信号。控制信号。8089为总线裁决器，用于裁决哪个处理器拥有对总线的使用为总线裁

32、决器，用于裁决哪个处理器拥有对总线的使用权。权。 用于大型（中型）用于大型（中型）8086/8088系统中。系统总是包含有系统中。系统总是包含有两个或多个微处理器，其中一个主处理器就是两个或多个微处理器，其中一个主处理器就是8086或或8088，其它的处理器称协处理器，协助主处理器工作。其它的处理器称协处理器，协助主处理器工作。39 8284 时钟 发生器8282(3)存储器8286IO接口VccRESCLKMN/MXA16-A19AD0-AD15READYRESET8086CPUSTBTOE数 据 总 线地址总 线OE8288总线控制器CLKS0S1S2DENDT/RALEINTAMRDCM

33、WTCIORCIOWCS0S1S28289总线裁决器AENAENBHES0S1S2CLK控制系统信 号8086最大组态系统配置图408086 CPU最大模式控制信号引脚（1）S2、S1、S0（Bus Cycle Status） 总线周期状态，三态输出。总线周期状态，三态输出。（2）LOCK 总线封锁信号，三态输出，低电平有效。总线封锁信号，三态输出，低电平有效。 （3）RQ/GT1,RQ/GT0（Request/Grant） 总线请求总线请求/总线请求允许信号，双向，低电平有效。总线请求允许信号，双向，低电平有效。 （4）QS1、QS0（Instruction Queue Status） 指令

34、队列状态信号，输出。指令队列状态信号，输出。 41地址地址/数据线数据线地址线地址线非屏蔽中断非屏蔽中断可屏蔽中断可屏蔽中断最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持相应信号总线保持相应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=0,选中存储器选中存储器M/IO=1,选中选中IO接口接口数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断相应信号中断相应信号测试信号测试信号:执行执行WAIT指令，

35、指令，CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号地址线地址线42二、二、 8088的引脚与的引脚与8086的不同之处的不同之处* 8088的指令队列长度为的指令队列长度为4个字节，队列中出现个字节，队列中出现1个空闲字个空闲字节时，节时，BIU自动访问存储器取指补充指令队列；自动访问存储器取指补充指令队列；*8088的地址的地址/数据复用线为数据复用线为8条，即条，即AD7AD0，访问，访问1个字个字需需两个两个读写周期；读写周期

36、；* 8088 中的存储器中的存储器/IO控制线为控制线为 IO /M ，与，与8086相反；相反；* 8086的引脚的引脚BHE/S7在在8088中为中为SS0 ，与，与DT/ R、IO/M一一起决定最小模式中的总线周期操作。起决定最小模式中的总线周期操作。43三、 BHE 的功能 8086存储器划分为多个存储单元，通常存储器划分为多个存储单元，通常每个单元的大小是一个字节，每个单元有一个地址。每个单元的大小是一个字节，每个单元有一个地址。 存储器是按字节组成的，两个相邻的字节定存储器是按字节组成的，两个相邻的字节定义为一个字。在一个字中每个字节有一个地址。义为一个字。在一个字中每个字节有一

37、个地址。每一个字的每一个字的低字节低字节（低（低8位）存放在位）存放在低地址低地址中，中，高高字节字节（高（高8位）存放在位）存放在高地址高地址中，中，并以低字节的地并以低字节的地址作为字的地址址作为字的地址. 8086允许字以任何地址开始存放。允许字以任何地址开始存放。440000000001000020000300004000050000600007FFFFEFFFFF0A43304B非对准字非对准字对准字对准字 如果一个字是从如果一个字是从偶偶地址地址开始存放，这种存放方式称开始存放，这种存放方式称 为为对准存放对准存放，这样存放的字，这样存放的字称为称为对准字对准字。如果一个字从。如果

38、一个字从 奇奇地址开始存放，这种存放地址开始存放，这种存放方式称方式称非对准存放非对准存放，这样存，这样存 放的字称为放的字称为非对准字非对准字。 45 在在8086系统中，存储器采用分体结构，即系统中，存储器采用分体结构，即1MB的存的存储空间分成两个储空间分成两个512KB的存储体，一个存储体中包含偶的存储体，一个存储体中包含偶数地址，另一个存储体包含奇数地址。如下图所示。数地址，另一个存储体包含奇数地址。如下图所示。07815000010000300005000000000200004220-1=FFFFF220-2=FFFFE512K8(位位)512K8(位位)奇地址奇地址存储体存储体

39、偶地址偶地址存储体存储体(A0=1)(A0=0)46 当当BHE有效有效时，选定时，选定奇地址奇地址存储体存储体,体内地体内地址由址由A19A1确定。当确定。当A0=0时，选定时，选定偶地址偶地址存储存储体，体内地址同样由体，体内地址同样由A19A1确定。确定。 值得注意的是偶地址存储体固定与低值得注意的是偶地址存储体固定与低8位数据位数据总线总线D7D0相连，故又可称它为低字节存储体相连，故又可称它为低字节存储体;奇地奇地址存储体固定与高址存储体固定与高8位数据总线位数据总线D15D8相连，故又相连，故又可称它为高字节存储体。可称它为高字节存储体。 BHE和和A0互相配合，使互相配合，使CP

40、U可以访问两个存储可以访问两个存储体中的一个字。体中的一个字。47表表3.5 BHE与地址引脚与地址引脚A0编码的含义编码的含义 BHE A0 数据总线的使用情况数据总线的使用情况 0 0 1 1 0 1 0 1 16 位字传送位字传送(偶地址开始的两个存储器单元的内容偶地址开始的两个存储器单元的内容) 在数据总线高在数据总线高 8 位位(D15D8)和奇地址单元间进行字节传送和奇地址单元间进行字节传送 在数据总线低在数据总线低 8 位位(D7D0)和偶地址单元间进行字节传送和偶地址单元间进行字节传送 无效无效 48二、二、 8086/8088的操作和时序的操作和时序n通过通过RETSET引腿

41、上的触发信号来执行引腿上的触发信号来执行。n 标志寄存器标志寄存器Flag : 清零清零n 指令指针（指令指针（IP）: 0000Hn CS : 0FFFFHn DS、ES、SS : 0000Hn 指令队列指令队列 : 空空n 其它寄存器其它寄存器 : 0000H （一）、系统复位与启动（一）、系统复位与启动49（1）、系统开机时，送一个脉冲到复位线。）、系统开机时，送一个脉冲到复位线。（2）、按下）、按下RESET键，送一个脉冲到复位线键，送一个脉冲到复位线 CPU启动后：启动后：n标志寄存器、标志寄存器、IP、CS、ES、SS、DS和指和指 令队列清零令队列清零nCS置为置为0FFFFH。

42、思考：思考：CPU复位后，第一条指令的物理地址是？复位后，第一条指令的物理地址是？50n复位后，第一条指令的地址：复位后，第一条指令的地址：CS左移四位左移四位为为0FFFF0H 物理地址为物理地址为 0FFFF0H+0000H（IP中中） =0FFFF0Hn一般在一般在0FFFF0H中，存放一条段交叉直接中，存放一条段交叉直接JMP指指令，转移到系统程序实际开始处。令，转移到系统程序实际开始处。51一、各种周期。52 时钟周期时钟周期（Clock Cycle) ：CPU的基本时间单位，的基本时间单位，是时钟频率的是时钟频率的倒数。（若倒数。（若8086的主频为的主频为5MHZ，一个时钟周期为

43、，一个时钟周期为200ns） T状态状态：一个基本时钟周期又称：一个基本时钟周期又称T状态。状态。 T3T4T1T2总线周期总线周期总线周期（Bus Cycle ) ：一个总线周期一般包括4个T状态， 是是 CPU完成对存储器或完成对存储器或I/O端口一次访问所需的时间。端口一次访问所需的时间。指令周期指令周期（Instruction Cycle)： 执行一条指令所需要的时间。执行一条指令所需要的时间。一个指令周期由一个或若干个总线周期组成。一个指令周期由一个或若干个总线周期组成。T41、基本概念、基本概念53等待状态Tw的插入2、 几种基本时序几种基本时序54（1）、）、 读总线周期读总线周

44、期地址地址A19-A0M / IO ：在整个读周期有效，：在整个读周期有效， 1=I/O读，读，0=M读；读；ALE：T1期间出现正脉冲，期间出现正脉冲， 下降沿锁存地址信息；下降沿锁存地址信息；RD： 在在T2-T3期间有效；期间有效；DT/ R：在整个总线周期为低：在整个总线周期为低 电平，表示读周期；电平，表示读周期；DEN：在：在T2-T3期间为低电期间为低电 平，表示数据有效。平，表示数据有效。T1T2T3T4CLKM/IO1=IO0=MA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATA INALERDDT/RDENBHE/S7 存储器读时序存储器读时序55T1T2T3T4CLKM/IO0=IO1=MA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATA INALERDDT/RDENBHE/S72、T1上升沿上升沿ALE=0锁存地址信号锁存地址信号A19A0，3、T2开始开始 RD0，存储器开始读，存储器开始读 DEN0，DB上允许数据有效上允许数据有效 4、T4开始开始 DB上数据稳定。上数据稳定。RD、DEN恢复为恢复为1，CPU获得数据获得数据 5、T4结束结束 DT/R=1，存储器读周期结