电子技术基础数电部分课后答案(第五版康华光)

1、课后答案网www. khdaw. com课后答案网www. khdaw. com第一章数字逻辑习题1.1数字电路与数字信号1.1.2 图形代表的二进制数0101101001. 1. 4 一倜期性数字波形如图题所示，试计算：(1)周期：(2)频率：(3)占空比例MSB_ LSB0121112 (ms)解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，fl/T=l/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=lms/10nis*100%=l0%12数制1.2.2将卜列I进制数转换为一进制数，八进制数和I八进制数(耍求转换汉

2、星不人F2"(2) 127 (4) 2.718解：(2) (127) D-27-l- (10000000) B-l- (1111111) B- (177) O- (7F) H(4) (2.718) D=( 10.1011 )B=(2.54)O=(2.B)H14二进制代码1.4.1将下列十进制数转换为8421 BCD码：(1) 43(3) 254.25解：(43) D= (01000011) BCD1.4.3试用十六进制写书卜列字符繁荣ASCII码的表示:P28(1) +(2) (3) you (4)43解：首先資出每个字符所对应的二进制表示的ASC II码，然后将二进制码转换为十六进

3、制 数表示。(1) “+” 的 ASCII 码0101011,则(00101011) B- (2B) H(2) 的 ASCII 码为 1000000,(01000000)B-(40)H(3) yoii 的 ASCII 码为本 1111001.1101111,UlOlOU'lhX的十六进制数分别为 79.6F.75(4) 43的ASCII码为0110100,0110011,对应的十六紧张数分别为34,3316逻辑函数及其表示方法161在图题1.6.1中,已知输入信号A, B'的波形,画出各门电路输出L的波形。B JI_解：（a）为与非，（b）为同或非.即异或课后答案网www. k

4、hdaw. com第二章逻辑代数习题解答2. L1用真值表证明下列恒尊式(3) A®B = 'AB+AB (A®B)二ABAB解：真值表如FABAABAB44B+AB0001011011000010100001100111由最右边2栏可知，A®B与AB +AB的真值衷完全相同。2. 1.3用逻辑代数定律证明下列尊式(3) A + ABC + ACD + (C + D)E = A + CD + E解：A + A BC + ACD + (C + D)E= A(1+BC)+ACD + CDE= A + ACD-CDE=A+CD+CDE2.1.4用代数法化简下列各

5、式(3) ABC(B + C)解：ABC(B + C)= (A + B + C)(B + C)= AB+AC+BB + BC-CB + C=AB + C(A + B + 3 +1)= AB + C(刁 + B) + (A+ 3) + (AB)(AB) 解：(4 + B) + (A+5) + (AB)(AB)=AB+ A B + (A+ B)(A + B)= b+ab+7b= 48 +万=A+B=AB(9) ABCD + ABD + BCD + ABCBD + BC解：ABCD + ABD+BC万+ABCBD+/W=ABC(D + D) + ABD + BC(D + C)= B(AC+AD +

6、C+D)=BA + C + A + D)=B(A + C + D)= ab+bW+b!52.1.7画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门(1) L=AB+ACL = D(A + C)课后答案网www. khdaw. com课后答案网www. khdaw. comAC(2) 厶=(A + B)(C+D)AB:D2. 2.2已知函数L (A, B, C, D)的卡诺图如图所示，试写出函数L的最简与或表达式解:L(A, B、C.D) = BCD + BCD + BCD + ABD2.2.3用卡诺图化简下列个式(1) ABCD + ABCD + AB + AD ABC解：ABCD

7、ABCD AB+ADABC=ABCD + ABCD + AB(C + C)(D + 万)+ 4 万(B + B)(C + C)+ A 云C(D + 万)=ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD(6) L(A5CD)=工加(0.2、4.6、9、13) + 工J(L3,5,7,11,15)'>r:(7)厶(AB、C.D) =工7(013J4J5)+工d(123910l)解：L=AD+ACAB2. 2.4已知逻辑函数L=AB+BC + CA9试用真值表卡诺图和逻辑图（限用非门和与非门）表示解：1由逻辑丙数写出貞值表ABcL00000

8、0110101011110011011110111102 由氏值表iwi出卡诺图3山K诺图，得逻辑农达式L=AB-BC+AC 用摩根定理将与或化为与非表达式 l=ab+bc+ac=Tbcac4由己知函数的与非-与非表达式画出逻辑图第三章习题3.1 MOS逻辑门电路3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一种最介适工作在高噪声 坏境卜的门电路。表题3丄1逻辑门电路的技术參数表Voi/VVui/VVuw/V逻辑门A2.40.420.8逻紺门B0.6逻辑门C0.8解:根据表题3.1.1所示逻辑门的参数,以及式(3.1.1)和式(3丄2),

9、计算出逻辑门A的 高电平和低电平噪声容限分别为：Vnha = Vow啊一=2.4V2V=0.4VV(vu(x»)= Vttgy Voi-ipat) =0.8V0.4V=0.4V同理分别求出逻辑门E和C的噪声容限分别为：V-1VVmm =0.4VVvM=1VVvu-0.6V电路的噪声容限愈人，其抗干扰能力愈强，综介考渥选择逻轿门C3.1.3根据表题3.1.3所列的三种门电路的技术参数，计算出它们的延时功耗积,并确定哪一种 逻辑门性能最好表题3丄3逻辑门电路的技术参数表tpLH/nstfHL/nsPohnW逻紺门A11.216逻辑门B568逻wnc10101解涎时功耗积为传输延氏时间与功

10、耗的乘积，即DP= IxPd根据上式可以计算出各逻辑门的延时-功耗分别为tpui 4- tpHi.(1+1.2)"S 亠亠.DP、= Pd= 16mw=17.6* 10 u J=17.6PJ2 2同理得出：DPr =44PJ DP< =10PJ,逻辑门的DP值愈小，表明它的特性愈好，所以逻辑门C的 性能最好.3.1.5为什么说74HC系列CMOS与卄:门在+5V电源工作时，输入端在以卜四种接法卜邯屈 于逻辑0: (1)输入端接地；(2)输入端接低于1.5V的电源；(3)输入端接同类与非门的输 出低电压0.1V; (4)输入端接10kQ的电阻到地.解:对J； 74HC系列CMOS

11、门电路来说，输出和输入低电平的标准电压值为:Kt=0.1V； W-1.5V；因此冇：(1) W=o< %=1.5乂屈逻辑门 0(2) vi.5V=Vk,属于逻辑门0(3) W<0.1<Vk-1.5Y属于逻辑门 0(4) 由J CMOS管的栅极电流IF常小.通常小J' 1UA,在10kQ电阻上产生的压降小J; 10mV即V/<0.01V<V/t=1.5V；故亦属 J：逻辑 求图题3.1.7所小电路的输出逻轲衣达式.解:图解3.1.7所示电路中L1丽,L2BC丄3DJL4实现与功能，即L4-L1 L2 L3,ffiL=U£所以输出逻辑表

12、达式为L=AB EC DE3.1.9图题3.1.9表示三态门作总线传输的示意图，图中n个三态门的输出接到数据传输总 线,DI, D2,Dn为数据输入端，CSL CS2CSn为片选信'，；输入端.试问：(1)CS信号如何进行控制，以便数据D1.D2,Dn通过该总线进行正常传输；(2)CS信号能 否仃两个或两个以上同时仃效?如果出现两个或两个以上仃效，可能发生什么请况。(3)如呆 所有CS信号均无效,总线处在什么状态？DnCSnD2CS2DICS1解：根据图解3.1.9町知，片选信号CS1, CS2CSn为高电W响效，当CSi=l时第1个三 态门被选屮，其输入数据被送到数据传输总线上，根据

13、数据传输的速度，分时地给CS1, CS2CSn端以正脉冲信号使K相皿的二态门的输出数据能分时地到达总线上.(2) CS信号不能仃两个或两个以上同时仃效，否则两个不同的信巧将金总线I发丫冲突即总 线不能同时既为0又为1.(3) 如果所有CS信号均无效,总线处J 高阻状态.3.1.12 试分析3.1.12所示的CMOS电路说明它们的逻辑功能X7AVI 7;士c)一EH仏L 咒 几迁 卅>1TG解：対图题3.1.12(a)所示的CMOS电路，曲EN =0时，和7三均导通，和构成的反相器正常工作，L=A,当EN-1时，和工壮均截止，无论A为高电平还是 低电平，输出端均为高阻状态，其其值农如衣题解

14、3.1.12所示，该电路是低电平使能三态非门，其表示符号如图题解3.1.12 (a)所示。 a 图题3.1.12 (b)所示CMOS电路，丽=0时，导通，或非门打开，和构成反 相器正常工作,L=A；当丽=1时,7沟截止,或非门输出低电平,使九截止，输出端 处丁高阻状态,该电路是低电平使能三态缓冲器,其表示符号如图题解3.1.12 (b)所示。同理可以分析图题3.1.12 (c)和图题3丄12 (d)所示的CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其表示符号分别如图题3.1.12 (c)和图题 3.1.12 (d)所示。EN'AL00101010高阻113.1.1

15、2 (a)丽.AL0000113.2.2为什么说TTL与非门的输入端在以卜四种接法卜，都屈逻辑1： (1)输入端悬空；(2)输入端接高J：2V的电源；(3)输入端接同类与非门的输出高电斥3.6V； (4)输入端 接10kQ的电阻到地。解：(1)参见教材图3.2.4电路，当输入端悬空时，T】管的集电结处正偏，Vcc作用口 的集电结和T2 , T3管的发射结，使T2 , T3饱和，使D管的集电极电位 Vc2=Vces2+Vbe3=O.2+O.7=O.9V,而 口 管若要导通 Vb2=Vc2>VbE4+Vd=0.7+0.7=1 4V,故 T4 截止。乂WT3饱和导通，故与非门输出为低电平，由上

16、分析，与非门输入悬空时相当输 入逻辑1 O(2) 当与IF门输入端接S J - 2V的电源时，若管的发射结导通，则Vbei>0.5V,管的 基极电位Vb>2+ Ci=2.5Vo而Vbi>2.1V时，将会使1的集电结处于正僞,Tz, Ts处于饱 和状态,使T4截止,与非门输出为低电平。故与非门输出端接高于2V的电源时,相当J： 输入逻辑仁(3) 与非门的输入端接同类与非门的输出高电平3.6V输出时，若T】管导通，则 Vbi=3.6+0.5=4.1o而若VBO2.W时，将使的集电结正偏.T2, T3处饱和状态，这时 VB1®钳位在2.4V,即Ti的发射结不可能处J：导通

17、状态，而是处反偏截止。由(1) (2), 当Vbi>2.1V,与非门输出为低电平。(4) 与非门输入端接10kQ的电阻到地时,教材图3.2.8的与非门输入端相当F解3.2.2图所示。这时输入电压为 Vi= RI+Rb (Vcc-Vbe)=10 (5-0.7) / (10+4)二3.07V。若 Ti 导通,则 Vbi-3.07+ Vbe=3.07+0.5=3.57 V.但 Vbi 是个不可能大于 2.1V 的。当 Vbi-2.1V 时,将使 Ti管的集电结正偏,T2, T3处于饱和,使Vbi被钳位在2.1V, W此,Rl=10kQ时，T1 将处V截止状态，由(1 )这时相当J：输入端输入高

18、电平。+ Vcc3.2.3 设冇一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器.(1)问 驱动门是否超我？ (2)若超我，试提出一改进方案：若未超载，问还可增加儿个74LS04 门？解:(1)根据题意,74LS04为驱动门，同时它有时负载门,负载门中还有74LS04。 从主教材附录A査出74LS04和74ALS04的参数如卜(不考虔符号)74LS0-4: Ioi.(xn3x)=8niA, Ion (max丿=0.4niA' /in (max) =0.02niA.4 个 74LS04 的输入电流为：4 Ll) =4 X 0.4niA= 1.6mA,4=4 x

19、0.02niA=0.08mA2 个 74ALS04 的输入电流为：2 Ll) =2 x 0.1mA=0.2niA.2 Iih (max) =2 x 0.02111A=O.04niA,® 拉d流施我情况卜如图题解323 (a)所示，74LS04总麻拉电流舜两部分，即4个 74ALS04的高电平输入电流的绘人值4 Iih)=0.08mA电流Z和为 0.08uiA+0.04inA=0.12uiA.iflj 74LS04 能提供 0.4111A 的拉电流，并不超戟。糠电流负我洁况如图题解3.2.3 (b)所示，骡动门的总漂电流为1.6mA+0.2mA-1.8mA. ifU 74LS04能提供

20、8mA的灌电流，也未超载。(2)从匕面分祜计可可知，74LS04所驱动的两朵负载无论扁灌电流还是拉电流药茶超'3.2.4图题3.2.4所爪为集电极门74LS03骡动5个CMOS逻辑门，C知OC门输管截止时的漏电流7.2mA：负我门的参数为：=4V,=1V1A试计算上拉电阻的值。课后答案网www. khdaw. com从主教材附录 A 查得 74LS03 的参数为：VoH(nun) =2.7V, Vozgax丿=05V. /oMm«)=8mA.tl4据 式(3.1.6)形式(3.1.7)可以计算出上拉电阻的值。灌电流情况如图题解3.2.4 (a)所示，74LS03 输 出为低

21、电平，/心沏ao =5 Iil =5 * 0.001mA=0.005mA.有n VdD VoL(max.) (5 4)VRpT =m 0.56K QIoL(nx) - IlL(total) (8 0005)4拉电流情况如图题解324 (b)所示，74LS03输出为高电平,ItH(Mai)=5 Iih =5 x 0.001uiA=0.005mAVoD-VOHnnn)(5-4)V由J；为保证负载:门的输入高电平，取VoH(xnin) =4V冇Rg 厶-4.9K QIoL(totat) + llHgal) (0.2 - 0.005)/7/4综上所述，心的取值范I荊为056G49G3.6.7设计一发光

22、:极管(LED哪动电路.设LED的参数为匕=2.5V, /0=4.5Ma;/*,: Va =5V；当 LED发壳时，电路的输出为低电平，选出集成门电路的型汛并画出电路图.解：设驱动电路如图题解3.6.7所示，选用74LSO4作为驱动器件，它的输出低电平电流VoiW=0.5V,电路中的限流电阻总 444Q(5-2.5-0.5)vR=Id45l4VI课后答案网www. khdaw. com第四章组合逻辑习题解答4. 1. 2组介逻辑电路及输入波形(A.B)如图题4.1.2所示，试写出输出端的逻辑表达式 并训出输出波形。课后答案网www. khdaw. com课后答案网www. khdaw. com

23、解：由逻辑电路写出逻辑表达式L=A+AB=A2B首先将输入波形分段，然后逐段画出输出波形。当A.B信号相同时，输出为1.不同时，输出为0.得到输出波形。nrLTLJ-如图所示4. 2. 1试用2输入与非门设计一个3输入的组介逻辑电路。当输入的二进制码小J： 3时, 输出为0:输入人于等于3时，输出为1。解： 根据组介逻辑的设计过程，n先耍确定输入输出变駅，列出真值表。由卡诺图化简 得到最简与或式，然后根据要求対表达式进行变换，画出逻辑图1)设入变磺为A. B.C输出变啟为L,根据题意列真值表BCL000000100100011110011011110111112)山匸诺图化简，经过变换紂到逻辑

24、农达式L111 1BL=A+BC=ABC3）用2输入与卑门实现上述逻辑衷达式4. 2. 7 某足球评委会山-位教练和三位球迷组成.对裁判员的判罚进行表决。当满足以 卜条件时表示同意：冇三人或三人以上同意，或若有两人同意，但其中一人是叫教练。试用 2输入与非门设计该表决电路。解：1）设一位教练和三位球迷分别丿I】A和B.C.D表示，并IL这些输入变磺为1时衣示同 意，为0时表示不同意，输出L衷示表决结果。L为1时表示同意判罚，为0时衷示不同意。 由此列出真值表输入输出ABCDL000000001000100001100100001010011000111110000100111010110111

25、110011101111101111112）由真值表画卡诺图课后答案网www. khdaw. com由卡诺图化简得L二AB+AC-AD+BCD由规定只能用2输入与非门，将上式变换为两变駅的与非一与非运算式L= *AD*5CD =3）根据L的逻辑表达式画出由2输入与非门组成的逻辑电路4. 3. 3判断图所示电路在什么条件卜产生竟争冒险，怎样修改电路能消除竟争冒险?解：根据电路图写出逻辑农达式并化简那厶=AB+BC当A二0. C二1时，L = +B有可能产牛竞争冒险.为消除可能产牛的竞争冒险,增加乘积项使朮，使L = AB + BC + AC,修改后的电路如图课后答案网www. khdaw. co

26、m4. 4.4试用71HC147设计键盘编码电路，十个按键分别对应|进制数09.编码器的输出 为8121BCD码耍求按键9的优先级别域高，并且仃丁作状态标志，以说明没仃按键按卜和 按键0按下两种情况。解：真值表1111.1111100000XXXXXXXXX010Q11XXXXXXXX0110001XXXXXXX01101111x-!XXXXX011101101xXXXX0111101011xX XX0111 1101001.XX011111100111xx011111110101X01111111100011011 1fr111 .1QQQQ1A B C D GS电路图B4.4.6川译码器7

27、4HC138和适当的逻轨门实现函数F-. ABCfABCWCmC解：将函数式变换为垠小项Z和的形式F= ABC+ABC+ABC+ABC = Pio +rTU +m5 +rTh课后答案网www. khdaw. com将输入变量A.B. C分别接入AZ Al. Ao端,并将使能端接有效电平。由f 74HC138 是低电平有效输出，所以将般小项变换为反函数的形式课后答案网www. khdaw. com课后答案网www. khdaw. com在译码器的输出端加一个与非门，实现给定的组合函数。Eg EsYoEiY.Ye74HC138YiY4Ys人0YeIY?A2+ 5Vro& yr课后答案网ww

28、w. khdaw. com课后答案网www. khdaw. com4.4.14七段显示译码电路如图题4. 4. 14 (a)所示，对应图题4. 4, 14 (b)所示输人波 形，试确定显示器显示的字符序列解：当LE=O时，图题4, 4。14 (a)所示译码器能正常匸作。所显示的字符即为A2A2A1A 所表示的十进制数，显示的字符序列为0、1、6、9、4。当LE由0跳变1时,数字4被锁 存，所以持续显示4。4. 4. 19试用4选1数据选择器74HC153产生逻辑函数厶C)=工7(126,7). 解：71HC153的功能表如教材中表解4. 4. 19所示。根据表达式列出真值表如下。 将变量A、B

29、分别接入地址选择输入端,、S。，变量C接入输入端。从表屮可以 看岀输出L与变帚C之间的关系，当AB=OO时,L=C,因此数据端人接C：当AB=01 时，L二C,人接C；当AB为10和11时，L分別为0和1,数据输入端人和人分别接0和1。由此可得逻辑函数产生器，如图解4. 4. 19所示。输入输出ABcL0000L=C00110101L = C01101000010101101111114. 4. 21应用74HC151实现如下逻辑函数。E51521312II101/2 74HC153图解44 19解：1. F = ABC + ABC = mA + m5 4- mlD1=D4=D5=1,其他=0

30、2.Y =4OflOC = (4B+4B)OC=AB+ABC + (AB AB)C =(AB +A B)C +ABC ABC =AfiC+A BC+ABC + 肋C=m, + zn2 + m4 + m7 .0。=。3 =D5 =D6 =0 D =D2 =D4 =D7 =10c匚:匚Y74HC151LCiABCiABCY74HC151Y艸®B)©C(a)(b)4, 4. 26试用数值比较器74HC85设计_个8421BCD码有效性测试电路,当输人 为8421BCD码时，输出为1,否则为0。解：测试电路如图题解44. 26所示，当输人的08421BCD码小于1010时，FA V

31、B输出为1,否则0为0。14. 4. 31由4位数加法器74HC283构成的逻辑电路如图题4。4. 31所示，M和 N为控制端，试分析该电路的功能。解：分析图题44, 31所示电路，根据MN的不同取值，确定加法器74HC283 的输入端B3B2B1B0的值。当MN=00时，加法器74HC283的输人端B3B2B1BO= 0000,则加法器的输出为S = Io当MN=01时，输入端B3B2BlB0=0010,加法器 的输出S = I + 2。同理，可分析其他情况，如表题解4. 4. 31所示。MM4.4. 31NBy爲£叽SMN叭%S000000/0100011八3010010八211

32、0101八5该电路为町控制的加法电路。NM第六章习题答案6.1.6 e知某时序电路的状态表如表题6. 1, 6所示，输人为A,试画出它的状态图.如果 电路的初始状态在b,输人信号A依次是0、1、0、1、1. K b试求其相丿卫的输出。«H6.1.6现杰(S)次态/输出(S"'/Z)A x0aa/06/0ba/Id/1c6/1e/1dd/0c/0e6/1a/1解：根据衣题6。1. 6所示的状态衷，可直接画出与英对应的状态图，如图题解61。6 (a) 所示。当从初态b开始，依次输人0、1、0、1、1、1、1信号时，该时序电路将按图题解6.1. 6 (b)所示的顺序改变状

33、态，I大I而其相W的输出为1、0、1、0、K 0、lo(a)1/0621试分析图题6。2. 1 (a)所示时序电路，画出具状态农和状态图。役电路的初始状态 为0.试画出在图题6. 2. 1 (b)所示波形作用下，Q和z的波形图。亘Q(a)(a)-JTTLTLrLriJTriJTrLLJ l_CP_rLTLnTLnTLn_rLrLLJLJ图题62. 1解：状态方程和输出方程：Q1 =4e Q"ZAQ才 jirLruiTLnTLrLTL ，-ULJq ii rn z uLJ(b)图题解62. 1624分析图题6. 2o 4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状 态表和

34、状态图。解：激励方程Jo = Q) Kq 二 A Q、JI = (2o K 1状态方程输出方程Z=AQ1QO根据状态方程组和输出方程可列出状态表,如表题解6. 2. 4所示,状态图如图题解6。2. 4 所示。图题解62.4625分析图题6. 2. 5所示同步时序电路，写出各触发器的激励方程、电路的状态方程组 和输出方程，画出状态表和状态图。图题6. 2.5解：激励方程人=人Kq = AQtJi "QoK人k2=i状态方程_Q； “理;O；代；詡（Q；+S）Q："W+4Q：S"（Q；+0：）输出方程z=aq2根据状态方程组和输出方程列出该电路的状态表，如表题解6,

35、2, 5所示，状态图如图题解"6 3.16。2. 5所示。囊 SI 解 6. 2.5Q；Q；Q：Q；'Q；y'/zQ；Q；SQ；yA =04=1A s 0A =1000000/0001/0100000/1001/0001000/0010/0101000/1010/0010000/0011/0110000/1011/0011100/0011/0111000/1011/0Q；Q；Q：“Q：'/yA « 0A =10001/011/00110/000/01011/001/01100/110/16.3.1用JK触发器设计一个同步时序电路，状态表如卜解：所耍设

36、计的电路仃4个状态，需要用两个JK触发器实现。(1) 列状态转换真值表和激励表由表题6。3. 1所示的状态衣和JK触发器的激励农，对列出状态转换典值农和对各触发器 的激励信号，如表题解6. 3o 1所示。哀解6. 3.1Q：Q；aQ： ©*Y7.KAK。0 0 00 100X1X0 0 11 101X1X0 1 01 1XX10 1 10 00 xX11 0 01 10X11X1 0 10 10X11X1 1 00 01X1X11 1 11 01X0X1(2) 求激励方程组和输出方程由表题解63. 1画出各触发器J、K端和电路输出端y的卡诺图,如图题解6. 3. 1 (a) 所示。从

37、而，得到化简的激励方程组J | = K = © Qq输出方程Y=Q1QOQ1QOA(a)山输出方程和激励方程话电路(b)图題解6.3. 16.3.4试用卜降沿出发的D触发器设计一同步时序电路.状态图如634 (a) , SOS1S2的编 码如 6.3.4 (a)解：图题63。4 (b)以卡诺图方式表达出所要求的状态编码方案，即S0=00. Si=01, S2=10, S3为无效状态。电路碍要两个卜降沿触发的D触发器实现，设两个触发器的输出 为Q0,输人信号为A,输出信号为Y图题63.4(1) 由状态图可直接列出状态转换真值表,如农题解6。3. 4所示。无效状态的次态可用 无关项X表示

38、。(2) 画岀激励信号和输出信号的卡诺图。根据D触发器的特性方程，可由状态转换真值表肖接画出2个卡诺图，如图题解6. 3。4 (a)所示。丨表通解6.3.4'Q；Q；AQ；“(6)矿(0。)Y00000000101001010001101010000010100111XXX111XXX(3)由卡诺图得激励方程D| "QoDo = g输出方程Y=AQ1(4) 根据激励方程组和输出方程画出逻辑电路图，如图题解6. 3. 4 (b)所示。(5) 检査电路是否能门启动。由D触发器的特性方程Q'-1=D,可得图题解6. 3, 4(b) 所示电路的状态方程组为输JH Y=lo如图

39、(c)(b)田題解63.4代入无效状态11,可得次态为00,6.5.1试画出图题65.1所示电路的输出(Q3 Q0)波形，分析电路的逻辑功能。CLK 0111图题65. 1解:74HC194功能由S1S0控制00保持.01右移10左移11并行输入当启动信号端输人一低电平时，使Sl=b这时有S。=Sl=b移位寄存器74HC194执行并 行输人功能,Q3Q2Q1QO=D3D2D1DO=111O.启动信号撤消后,由于Q。=0,经两级与 非门后,使S1-0,这时有S1SO=O1,寄存器开始执行右移操作。在移位过程中,因为Q3Q2、 QI、Q0屮总仃一个为0,因而能够维持S1S0-01状态，使右移操作持

40、续进行下去。其移位 情况如图题解6, 5, 1所示。由图题解65。1可知,该电路能按固定的时序输出低电平脉冲,是一个四相时序脉冲产生 电路。12345cpJl/l/LTLTLQI00Q、6.5.6试用上升沿触发的D触发器及门电路组成3位同步二进制加1计数器：画出逻辑图 解：3位一.进制计数器需要用3个触发器。因足同步计数器，故各触发器的CP端接同一时 钟脉冲源。(1) 列出该计数器的状态表和激励表，如表题解6.5.6所示'衰題解6. 5.6计数脉冲CP的顺序现态次态%激励信号Q；Q；Q；QV1Q；QJ'0D。00000010011001010010201001101130111

41、00100410010110151011101106110 一1111117111000000(2) 用尺诺图化简,得激励方程= Q2(QQo)(3) 画出电路02000Qt00A、1 Nl110fi0(11r>0(1a00I1 1;"00+111Qo0000CP图题解.10用JK触发器设计一个同步六进制加1计数器 解：需耍3个触发器(1)状态表，激励表计数脉冲CP的顺序现Q；态QV'次态Q：激励信号Q；Q；A&土00000010X0X1X10010100X1XX120100110XX01X30111001XX1X14100101X00X1X51

42、01000X10XX1110XXXXXXXXX111XXXXXXXXX衰解65.10(2)用卡诺图化简得激励方程小Jf1心k =Q°I(a)(b)图越無6.5.10(3) 检査向启动能力。当计数器进入无效状态110时.在CP脉冲作用卜，电路的状态将按110-111 f000变化.计数器能够自启动。6.5.15试用74HCT161设计一个计数器，Jt计数状态为门然二进制数10011111。解：由设计要求可知，74HCT161在计数过程中要跳过00001000九个状态而保1001 1111 t个状态。因此，町用“反馈吊嗷法”实现：令74HCT161的数据输人端D3D2D1D0 = 100

43、1,并将进位信号TC经反和器反相后加至并彳亍置数使能端上。所设汁的电路如图题解 6o 5. 15所示。161为异步清零，同步置数。课后答案网www. khdaw. comCR Do D, 6 D3 getTCCPCEP 74HCT161>CPPEQ。Qi Q Q,图题解6.5. 156.5.18试分析电路，说明电路是几进制计数器解：两片74HCT161级联厉，最多可能冇162 = 256个不同的状态。而用“反馈置数法”构 成的图题65。18所示电路中,数据输人端所加的数据01010010,它所对应的十进制数是 82,说明该电路心置数以后从01010010态开始计数，跳过了 82个状态。因此，该计数器的 模M-255-82 = 174,即-百七十四进制计数器。ZPoo06.5.19试用74HCT161构成同步二十四一制计数器，要求采用两种不同得方法。解：因为M=24,仃16VMV256,所以耍用两片74HCT16K将两芯片的CP端直接与计数 脉冲相连，构成同步电路,并将低位芯片的进位信号连到高位芯片的计数使能端。用“反馈 清零法”或“反馈置数法”跳过256-24=232个多余状态.反馈清零法：利用74HCT161的“异步淸零”功能，在第24个