Cadence-Design-entry-HDL-教程

1、Desig n en try HDL 教程Con cept是Cade nee公司自身开发的原理图输入工具，在业界拥有广泛的用户。在Concept环境当中，你可以搜索与摆放Part、进行Part的连接、定义网络名、通过Port完成拼接式原理图的绘制，用 Block完成层次式原理图的绘制等等。在此教程中，我们将比较详细的介绍concept的使用。在concept中有两种操作模式： post-select和pre-select。在post-select模式中，如果需要对某个对象执行 某种操作，需要先选择操作命令，再选择被执行的对象；而在pre-select模式中，顺序刚好相反。后续章节，我们将会具体

2、介绍Concept在整个PCB设计流程中所处的位置：Project Creation and SetupDesign Entry1rPackaging the Design1PCB LayoutArchiving the Project在本教程中，我们将通过实例来说明concept的具体使用，读者可以根据文中介绍的操作步骤一步步循序渐进的学习，通过这些实例，一定可以快速掌握本软件的使用方法。在进入正式学习之前，请读者将光盘中的实例解压缩到本机。本教程包含三大章节： 第一章：创立一个工程 在本章节中，将具体介绍工程的概念，库， cds_lib,project file 以及如何创立工程。第二章：

3、原理图的绘制：part，绘制连接线,在本章中将具体介绍多页原理图的绘制，内容涉及如何添加 等等。第三章：原理图绘制的高级应用： 在本章中将具体介绍层次式原理图的绘制，原理图网络表的产生，使用global findI bus，检查整个设计的功能来寻找整个设计中的某个元件以及对元件的属性进行编辑等等。第一章：创立工程 内容概要：第一节概念1、什么是库2、什么是 cds.lib file3、什么是 project file第二节 创立一个工程project 第三节 用project setup来增加库第一节概念在cade nee中，一个project包含如下的对象:1、涉及到的库；2、本地库desi

4、gn libraries3、Cds.lib 文件4、Project file .cpm接下来，将详细介绍 什么是库？从设计原理图、PCB Layout直到进行真正的制造，不同的阶段，需要用到的元件的表现形式是不一样的。原理图中，我们需要元件的符号，如果需要仿真，我们就需要元件的电器模型参数，在PCB Layout阶段,我们那么需要元件的PCB Footprint。在设计的不同阶段，我们把每个阶段软件所需要的同一类型元件 符号、 模型或PCB Footprint丨组织在一起，就构成了库。原理图中库就是一些逻辑符号，插脚引线以及一些封装信息； Layout librariesLayout Libr

5、aries就是和原理图对应的元件的Foot Print。 Simulation Libraries这些库就是用Verilog或VHDL硬件描述语言来模拟实际元件行为的信息。Cade nee提供很多参考库，另外，还有一个经常要用到的Sta ndard库，Sta ndard库是参考库的一个。后续章节将会详细介绍Standard库位于<your_inst_dir>/share/library目录之下在Cade nee提供的参考库中，包含如下几个文件夹：sym_1，en tity， chips，part_tableF表给出了各个文件的简介:LibraryI00e106Viewspare t

6、ableLocal Libraries就是工程师创立一个工程后，依附工程本身的库。设计师可以导入 加以编辑作为local Libraries来使用。以以下图是Local Libraries的结构。Cade nee提供的参考库,文件名描述sym 1描述了原理图的符号en tity描述了原理图符号各个pinchips原理图与物理封装的匹配信息part table描述了用户为元件自定义的信息，如为元件定义适合各个企业自身需要的属性。以以下图是一个库文件结构的例子VlGWSCds.lib定义了设计一个工程所涉及到的库，以及这些库所在的物理地址。如:DEFINE 54alsttl ././library

7、/54alsttlDEFINE 54fact ././library/54factDEFINE tutorial _lib worklibDEFINE localib localib什么是 Project File ？Project File其文件名当你创立好一个工程的时候，Allegro Project Manager就会自动产生一个 Project File。称是vprojectname> .cpm。 观察Project File包含的信息，可以用记事本翻开。在这里不作详细陈述。创立一个Project1 选择：开始程序 Allegro SPB15.5 > Project Man

8、agerClitic Io creale a nsw (fesign其中，Open Project是用来翻开一个现存的工程，而Create Design Project就是新建一个工程。我们点击CreateDesign Project，出现一个对话框，我们照以以下图所示输入相应内容：Project Name就是所要创立的工程的名称，在该例中，软件将会产生一个 tutorial.cpm的project File. Location就是定义该工程所处的路径。2、点击Next，出现新的对话框：New Project WizardProject LibrariesSelect the librarie

9、s needed for this pcojact To cktar)D6 the search order of the Project libraries select the libraries and press the Up or Down buttons.Available Libraries:shot100e 1G0 100elt100k iQOkh10e|Add All ->10elt10klOkhRemove All <-54alsttl&4astH2dAddProject Libraries：R emove JUpDown< PreviousCan

10、cel10Olvel 将Cade nee所提供的参考库参加到您的设计中。请参考如下方法添加：请先安装Cade nee提供的参考库。第三张光盘翻开<your_inst_dir>sharecdssetup,找到该文件夹中的Cds文件，用记事本翻开；在该文本中添加：in elude <your_i nst_dir>也可以将所有需要用的库文件统一放在一个文件夹下，然后在Cds.lib文件中自定义一个库名称，如：Define My D:eade ncelib关于Defi ne和In elude的区别：1、Define :可以加载单独的某个库，或者包含多个库的某个文件夹的，但是一定

11、需要给出一个自定义的名称，如 Define my D:eadencelib,或者 Define aetel D:eadencelibactel2、In elude:已经存在一个类似 Cds.lib的其他*.lib的文件，我们只需用In elude把它包含进来即可。 保存，关闭。4、点击Next，出现Design Name对话框：Library:New Project Wizard - Design NameEnter lhe cellname that will be used as the bop levl drawing for vour design.< Previous 1 Ne

12、t > I Cartel在Libraries下拉选择框中，我们选择tutorial_lib, Design Name中，我们输入desexample 。这样，Desexample 便存放在 Tutorial_lib 中。5、点击Next ,岀现Summary对话框，这个对话框显示了前面几步定义好的信息，如果需要修改，请点击Previous 返回到前面几步做修改。:如Project: rrame： tutorial locatian-DAOESIGNSRoect Libraries: lutoriaLlibparts_libDesign:name: desexampleNtxary: tu

13、tofial lib4曲or D:DE&IGNSwakl>卅1PrftSs the Fni$h button to create your project or use th* Previou? button to go back and change some options< Pfevious FinishNew Project Wizard - Summary6、点击 Finish。这样，Project Manager便创立好一个工程，并显示出PCB板设计流程的界面。Allegno Design Enla HDL 610 : Alleg；.FI 田Fils V

14、7;w Taola Opbon Web Flows Help使用 Project Manager Setup 来增加库通过向导创立好一个工程之后，我们也可以使用Setup对工程作一些改变，如增加 Libraries或Cell等。在本节，我们将介绍将工程添加Local_lib到工程中。3、首先，请翻开 <your_inst_dir> /doc/concepthdl_tut/tutorial_examples文件夹，将该文件夹中的 的文件释放到D:Designslocalib4、点击Project Manager界面中的Setup，在岀现的 Project Setup对话框选择 Glo

15、bal面板,5、点击 Edit ， Project Manager用写字板翻开 Cds.lib6、在写在板中增加如下内容：DEFINE localib local_lib这样，cds.lib就增加了 local_lib 库7、保存并关闭写字板，Project Man ager会岀现下面的对话框:Project SetupThe cds：.lib file "DADesignscds.lib" has been modified Do you want to update your ibrary list?IrYSj No I1选择Yes8、 在 Available libr

16、aries列表中选择Local_lib.9、点击Add10、选中 Local_lib ，点击 Up按钮，直到 Local_lib 处于 tutorial_lib之下;11、选中lsttl 库，点击add ；12、点击 Allply ;13、切换到Part Table 面板，如以以下图点击 Add，增加Physical Part Table FilesGlobalPart T ableTools Epati$ion | ViewsPhysical Pjrt Tdbte Files:Add.RemoveExclude Physical Part Table Files:InckudE Phjjic

17、al Part T ©决 Fife?:17 Use Cell Level PF加亡川 Part Table Files I? Msrye Physical Part Title Files'Perform Das亡 Sen珂Me Ho卅 MatchOKCancelReset14、在岀现的Add Physical Part Table 对话框中选择File;Add Physical Part TableEnter Physical Pact T able Hle(.ptf)i or directory to add:Ditectofy.OKCancel15、 翻开Local_l

18、ib文件夹;16、选中然后点击Open ；17、Add Physical Part Table对话框:点击Ok。16、 Physical Part Table Files一栏显示岀了新增的Local_lib.ptf 的路径:Expansion lobalPart T ableT oohViewsFTiical Part T able Files:Exclude Physical Paot Tabbe Files;AemovtInclude PhjJEicfll P*rl T*Ne Filei.RemoveAdd.17 Use Cell Level Physical Part T able Fi

19、les 巨 Merge Physical Part Table Files'Pertorm C«$c Sensitive R wj 忖电忙h第三章原理图的绘制本章内容概要： Design Entry HDL 起步;增加页边框；增加文字注释；选择并添加元件；元件的连接；给网络线命名；增加Port；增加 Power 和 Ground ；保存原理图；观察Verilog描述；绘制总线；总线接入线绘制；增加元件的电气属性； 保存并观察错误信息。Desig n En try HDL 起步画原理图的第一步是用启动Design Entry HDL。通过Design Entry HDL中，才能

20、从提供的库中调用相应得元件，然后进行连接，完成逻辑设计。在Project Manager界面中，点击 Design Entry 图标即可启动 Design Entry HDL。启动之后，我们可以在 Design Entry HDL的Title Bar看到Design Name。區則旳 Design Eng HDL 6仙：D關gn En" HDL DESEXAMPLEin hiEmrchpI|ji File Edit View Zomponent Wite Fext BlockDisplay AMS SimiJatOf Took Window Het在本例中是。下面我们具体解释该名称：

21、VersionName of designDESEXAMPLE.SCH,1.1YSchematicPage在Title bar Design Name的后面，我们还可以看到用方括号括住的in hierarchy字样。In hierarchy是Desig n Entry HDL 三种使用模式的一种。in hierarchy 模式当用户翻开一个设计的时候，最先翻开的是处于顶层的原理图页，并且，顶层的设计名称也会显示在Title Bar，紧跟在名称之后的是方括号内的in hierarchy字样。这表示Design Entry HDL已经识别出设计的层级。你可以使用ascend和descend命令来观

22、察层级式的原理图。具体命令是：File > Edit>Hierarchy > Ascend 或 File > Edit Hierarchy > Descend 。你也可以使用 File > Return来返回之前观察得原理图页。使用Pre-Select模式Pre-select和post-select两种模式都可以使用，Design Entry HDL默认的是Post-select模式, 如果需要切换到Pre-select模式，必须重新设置。1、翻开 Tools > Options .出现 Desig n En try HDL optio n 对话框，在

23、 Ge neral 面板一栏，找到 En able Pre-select Mode并打上V;Design Entry HDL OptionsCustom Vartables Plowing Signal Integrity Metadata Options G弓网引 j Path$ j Giiphic ! Ter | Color j Grid | Check i OutputPreferences8 Save Layout AlG Click To Activate View厂 Cursor Shapes'口日n厂 Ctri+RMB Content Menu& Mulh-lor

24、m却 VP Ct+LMB Select and Drag 昴 R erain Version on R epla<啟 Conriponent(Add)厂 Show Category View (Add) 巨 Drawing Btowser (Edit) P Libraries Biowser (Lib) 厂 Shovu PPI RrowsefEnable Pre$«ted Mode厂 Set PATH propetty in visileHier-3rch>J Viewer11 'Je 'i I e*ri. Fl jf' -Ler:Hide Ins

25、tarioeNwn2、点击OK，保存并退岀设置。再次提醒：在Pre-select模式下，只有先选中需要执行某个命令的对象，才能激活命令。比方，你需要Copy电阻R1，在不选中R1的情况下，EditCopy命令是处于灰色状态，非激活。只有在选中了R1之后，才能将Copy命令激活。而Post-Select模式可以先选中某个命令，再选中需要执行该命令的对象。在本教程中，我们采用Post-select 模式。增加图幅边框绘制原理图的第一步，是添加图幅边框。当然，你也可以不用图幅边框进行绘制，但，添加图幅边框然后绘制 原理图是一个标准的操作标准。当你对设计作Cross Refere nee的时候，图幅边

26、框是必须的。当打印好原理图，如果没有图幅边框，我们将很难定位某个信号线或者某个元件。而有了图幅边框之后，我们便可以利用CrossReferenee来定位任意一个元件或信号线。手动添加图幅边框Design Entry HDL认为图幅边框也是元件的一种。1、要选择并放置某个图幅边框，翻开 Component > Add .出现Component Browser对话框，如以以下图：2、点击Browse Libraries文件夹，在右边的Libraries中选择Standard ;3、在 Cell 一栏找到 Cade nee A Size Page，点击 Add ;4、在原理图编辑窗口中点击，放

27、置边框；5、关闭 component browser。在Sett ing Option中设置默认的图幅边框如果嫌每次手动添加比较麻烦，你也可以在Setti ng Opti on中设置默认的图幅边框。这样，只要产生新的原理图页，便会自动加载默认的边框。1、选择Tools > Options .在出现的对话框中，选择 General面板；2、在Page Border区域，点击Browser，在出现的对话框中，找到存放边框的库，并选中相 应的边框，点击 Ope n ;女口 Sta ndard 库的 Cade nee a size page3、在Option对话框中点击OK，保存并关闭该设置。4

28、、选择FileNew，新增了一页的原理图页，同时，该页自动加载了边框5、选择Fileclose关闭该页。添加文字Adding Text (Notes)你可以在图幅边框中添加诸如以下的信息：标题栏-Title (name of the design)工程师信息 -Engineer (name of the Engineer who created the design)日期-Date (date of creati on)页码-Page (page number)添加文字信息之前，先放大图幅边框，定位到要添加文字的位置。放大指定的区域1、在工具栏上找到 Zoom Points摁钮，点击调整放大，

29、直到适宜的视觉效果:2、在需要添加文字的图幅边框区域单击鼠标，拉出一个方形的框，覆盖所要放大的区域， 松开鼠标左键,放大；1吕 I pointsMode: zoomLib: tutorial JibGr接下来我们就可以添加文字了:1. 选择菜单 Text > Note.出现Note对话框：在文本框里输入需要添加的文字，Mode选择Queue模式。2、添加如下文字： DESEXAMPLE-JIM-2-2-2000-13、在图幅边框的以下区域分别添加文字：a. TITLEb. ENGINEERc. DATEd. PAGEOATEh2-2-2000PAGE：1TITLE：DESEXAMPLEE

30、NGINEERflJIM4、关闭Note对话框：5、Zoom fi -摁钮查看整个视图;选择并添加元件编辑原理图所需要的元件存放在不同的库中，我们可以用Component Browser 来搜索需要的元件,然后添加到原理图页面。1、放大原理图编辑页面，如以以下图所示：2、选择菜单：Component > Add.出现 Component Browser对话框:|匚ompoin匚nt BrowserFile Miew QniigMrai：ion iHdp-ode - *畴 Pari日 Onwe LiEtafes| CUsaFicahon±-| LibraiesApn Ndm

31、71;卩人匚TYPEJbLtL lVl-t|74-S74DEFAULTOIP14 37JLS74DPMP14J3剳1_5meOIP14J3 Search R esilti hunr ber dr rows in result! 33、选择 local_lib在Cells 一栏，列出所有local_lib的元件.4、选择LS74并点击Add.5、 将元件摆放到原理图编辑页面上；6、 连续点击，摆放另外一个LS74 ；IIc '12'O -D PR QDQL574>L574>CL Q0CL Q0V0FV1.oV6、关闭 comope nt browser 窗口 .注意:

32、如果在comope nt browser中你已经尝试通过给定条件来搜索元件，操作总不能成功的话，请不用着急 这里牵涉到元件Part table表的配置.我们在后续章节中将做介绍.电气线的连接摆放好元件之后，我们就可以将它们连接.在本节，我们将对元件的连接做具体介绍;1. 选择 Wire > Draw.2. 单击11的pin脚Q连接到I 2的pin脚D如以以下图连接好的样子.Click to slart wiringClick to end wiring3. 搜索元件库，摆放另外一个元件LS04,摆放在I1和I2之间.4. 关闭 comope nt browser 窗口 .5. 按以以下图

33、所示连接个元件；1113126.选择File > Save保存设计.7.添加更多的连接线，如以以下图所示:Note:在没有pin或wire的区域双击左键可以结束画线.8.单击鼠标右键，选择Done为连接线命名Naming WiresDesign Entry HDL环境中，在一个设计中不同原理图页面的网络线， 只要有相同的网络名称， 那么，Design Entry HDL认为他们是同一网络.在 多页原理图中，就不一定需要 off-page 连接符来表示同一信号线1. 选择 Wire > Signal Name出现Signal Name对话框.Enter signal nairi&am

34、p;i in the order want to phce ilie in on the wires.Make s ure the Oue le button is select&d2. 按照以下的顺序在Signal Names文本框中输入文字o PRESETo Do CLOCKo RESETo AB1o Qo QB23. 按如以以下图示分别在相应网络线上点击输入相应名称Sixth ClickSecond CickFirst C-lickFifth ClidiClickThird Clid< Fburih Click添加PortsCade nee 提供 in put 和 outp

35、ut ports 连接符。这些符号存在 Cade nee 的 sta ndard library 中.你可以用Component Browser选择相应的符号并添加到原理图中.1. 选择菜单 Component > Add.出现 Component Browser 对话框.2. 选择 Standard 库.3. 在Cells 一栏选择INPORT然后点击Add4. 点击网络线PRESET一端添力卩INPORT.这样就把网络线PRESE定义为in port.5. 左击原理图空白处，再次调出INPORT.6. 在网络线D的一端点击，添加INPORT.类似的，在剩余的网络线一端依次添加In p

36、ort,如以以下图所示.More.he psirts found, vic/vihc rnedek11nClrVTkINi?PIEBETIN>-Fk Vi<w Cflnf gjrlioi HobFk Vi<w Cflnf gjrlioi HobNirnhr rf roAic hrnult： 17. 返回到Component Browser,在Cell中选择OUTPORT添加到网络线 Q端, 如以以下图所示：8 、关闭 Component Browser。添加电源和地Addi ng Power a nd Grou nd接下来，我们在网络线 AB1一端添加Power,在QBL端添

37、加 Ground, Power和Ground在 Local_lib 中.1.在工具栏上找到 Zoom Fit皂，单击.2. 然后，找到Zoom Points易，单击.3. 选择需要放大的区域，如以以下图所示:1. Click and leaveIdt button2. to d raw ar thegnas to zoom.3. Click, to finish drawing the redangle and as口m intothea elected area.4. 选择菜单 Wire > Draw .5. 绘制一条水平线，如以以下图所示Clbk to start wirirgCli

38、ck to erd wiring6. 单击鼠标右键，在弹出的菜单中选择 Done7. 选择菜单Edit > Copy .8. 单击刚刚绘制好的水平线，然后在其上方单击，完成Copy。如以以下图所示:3. Click here to paste1. ChooseEdit a Copy2 Cick on the wire9. 右键鼠标，在弹出的菜单中选择 Done10. 延长刚绘制好的两条线，如以以下图所示:11. 单击鼠标右键，在弹出的菜单中选择Done12. 选择菜单 Wire > Signal Name .出现Signal Name对话框.13. 输入AB1和QB2，并分别赋予刚

39、绘制好的两条线。First clickSecond dick具备网络名称的两条线如以以下图所示14. 关闭Signal Name对话框.15. 选择 Component > Add.出现 Component Browser.16. 选择 local_lib 库.17. 在Cell 一栏选择RES.18. 将选择的电阻摆放到如以以下图所示的位置:19. 选择Edit > Rotate，然后单击该电阻1. Chcwse Edit > Rotate2 CBck RESDesign Entry HDL rotatesRES20. 单击鼠标右键，在弹出的菜单中选择Do ne21. 选择

40、 Edit > Copy .22. 选择RES在空白处单击，完成copy。如以以下图所示:1. Choo&e Editp Copy2. Click on the resistor3 Click here io23. 选择菜单 Edit > Move .24. 选择上面的电阻，将其连接到邻近的网络线一端。25. 选择下面的电阻，同样将其连接到网络线的一端。完成连接后如以以下图所示:AB1iL Cheese Edit > Mow2. Click on & tesisicr3. IVIci唱 to the tip of a wire4. Cl dk to place nui starQB226. 选择菜单 Wire > Draw .27. 继续照以以下图所示添加连接线:AB1Draw wir&£ art th色 tipct the re&isto r&28. 选择菜单 Component > Add.出现 Component Browser 对话框.29. 选择 localib30.