第五章 数字量输入输出

1、计算机的结构简图CPUI/O接口控制总线存储器地址总线数据总线n微型计算机(主机)的基本结构 “CPU+存储器+I/O接口+系统总线”。计算机的结构简图CPUI/O接口控制总线存储器地址总线外围设备数据总线n微型计算机(主机)的基本结构 “CPU+存储器+I/O接口+系统总线”。第五章第五章 数字量输入输出数字量输入输出主要内容：主要内容： 介绍微机系统总线，介绍各类接口芯介绍微机系统总线，介绍各类接口芯片的内部结构，功能用途。片的内部结构，功能用途。第一节第一节 概述概述 n输入和输出设备是计算机系统的重要组成部分。原始 数据信息程序输入装置输出装置计 算 机结果控制信号常用的输入和输出装置

2、有哪些？第一节第一节 概述概述知识点：知识点： 1、 I/O信号的形式信号的形式 2、 I/O接口接口 3、 I/O端口的寻址方式端口的寻址方式 4、 I/O的控制方式的控制方式第一节第一节 概述概述n常用输入装置有： 键盘、扫描仪、鼠标等. 常用输出装置有: CRT、打印机等.银行输入密码的小键盘、超市用的条码器、信用卡等，工业上的仪表指示灯（电源等）思考：这些输入输出装置传递的信号形式都是什么？一、一、I/O信号的形式信号的形式1. 开关量 例：开关的合与断；电机的运转与停止；LED灯的灭亮。2.数字量 例：键盘输入的以ASCII码表示的数或字符；CRT显示的图像和字符等3.脉冲量“0”1

3、”两个稳态之间的变化：上升沿、下降沿4.模拟量数值和时间上都能连续变化的信号u信号形式的统一由接口来完成二、二、I/O接口接口n什么是I/O接口？把外设连接到总线上的一组逻辑电路的总称（图示），实现外设与主机之间的信息交换。 广义的接口1、 I/O接口的功能1) 信号形式的变换2) 电平的转换和放大思考：计算机里的电平，异步通信设备采用的电平？3) 锁存和缓冲思考：什么时候锁存，什么时候缓冲？二、二、I/O接口接口 4) I/O定向地址译码和片选CS5）并、串I/O的转换并行：以字节或更多位进行数据传送，硬件开销大，传送速度快，传送距离短；串行：按位传送，节省硬件资源，传送速度慢，传送距离远；

4、思考：计算机内部和外设之间哪些数据交换分别属于以上哪一种方式？二、二、I/O接口接口2、I/O的内容分类n 数据信息 数字量 例：键盘输入的以ASCII码表示的数或字符；CRT显示等。模拟量 例：非电量 电量 A/D开关量 例：开关的合与断；电机的运转与停止。n状态信息输入设备：用READY表示准备好否？READY=1,准备好；READY=0,未准备好。输出设备：常用BUSY表示忙否？ BUSY=1忙。 二、二、I/O接口接口n 控制信息 (0或1)控制继电器的吸合与断开或外设的启动与停止等。思考：CPU如何在传递信息时区分它们的种类？ n状态信息、控制信号与数据是不同性质的信息，必须区分开来

5、，但微机只有通用的IN/OUT指令。即只能： CPU 状态信息当作数据 CPU 控制信号当作数据OUTINn为了不和数据信号混起来，须用不同的端口把它们区分开来，如图5.1所示。这就是一个外设为什么要几个端口地址的道理。二、二、I/O接口接口3、I/O接口的构成（P273图5.1）n端口控制端口、状态端口、数据端口查看机器系统属性，了解CPU对I/O的访问形式n端口被看作寄存器，CPU可以用I/O指令来对其访问 数据端口，双向，输入输出操作CPU I/O地址 状态端口，只作输入操作 控制端口，只作输出操作数据端口：锁存和三态缓冲状态端口：只读端口，三态缓冲控制端口：只写端口，锁存三、三、I/O

6、编址编址三、 I/O端口的寻址方式（一）端口单独寻址，有专门的I/O指令和控制信号IN AL,n INAL,DXIN AX,n INAX,DXOUT n,alOUTDX,ALOUT n,AXOUTDX,AX 直接寻址，可寻址0255个端口；间接寻址,可寻址64K三、三、 I/O端口的寻址方式端口的寻址方式n注意是以端口作为地址单元,因一个外设可能有一个或一个以上的端口。n注意端口的表示类型In al，data8In ax，data8In al，dxIn ax，dx 要输入的数据的类型是字节还是字端口地址是8位还是16位注意指令IN AL,0A00H是错误的！16位端口地址应该用16位寄存器DX

7、来表示 小结n单独寻址外设地址空间和内存地址空间相互独立相互独立。优点：内存地址空间不受I/O编址的影响缺点：I/O指令功能较弱8 80 08 88 8总线A19-A0A9-A0MEMR、MEMWIOR、IOW 、AEN存储器存储器输入输入/输出输出三、三、 I/O端口的寻址方式端口的寻址方式（二）存储器映象寻址n把一个外设端口当作存储器的一个单元来看待，每个外设端口占有存储器的一个地址。 从外设输入一个数据，看作存储器一次读操作 向外设输出一个数据，看作存储器一次写操作n优点：内存和外设的地址由一个译码器解决，不需专门的I/O指令，全部存储器指令都可用，指令多，使用方便(例输入，输出不只局限

8、于累加器)；n缺点：占用内存空间，寻址的地址字节增加，增加了指令的执行时间。小结n存储器映象寻址把外设接口与内存统一进行编址。各占据统一地址空间的不同部分。优点n指令统一，灵活；n访问控制信号统一。 缺点n内存可用地址空间减小0地址空间(共1MB)内存地址(960KB)I/O地址(64KB)FFFFFHEFFFFHF0000H四、四、I/O的控制方式的控制方式有三种：（一）查询方式I/O设备CPU测试信号准备好：1. 输入设备准备好新数据2. 输出设备寄存器已空I/O设备CPUYES测试准备好DATA清除READY信号1.2.特点：1. 由CPU执行查询程序启动，由程序控制I/O；2. 由于I

9、O设备速度较慢，所以CPU等待它的准备好状态时间较长，传送效率低。四、四、I/O的控制方式的控制方式（二）中断方式过程：1. I/O向CPU发出中断申请（要求数据传送）； 2. CPU响应后暂停正在执行程序，转入中断执行 程序，进行I/O的数据传输； 3. I/O数据传输完毕，CPU恢复原来执行程序。特点：1. 由I/O设备主动请求，免除CPU的重复查询工 作，提高了效率； 2. CPU对I/O设备的传送请求也响应较快； 3. 但响应后数据的传送仍由中断服务程序来完 成，因此速度仍然受程序限制。四、四、I/O的控制方式的控制方式（三）DMA方式（直接存储器访问方式）过程：1. 由DMAC发出总

10、线控制请求； 2. CPU响应，暂停正在执行的指令，交给DMAC 总线控制权； 3. DMAC利用总线直接对存储器进行数据传输， 完毕后交还总线控制权； 4. CPU得到总线控制权，恢复原来执行程序。特点：1. 由DMAC启动控制过程； 2. 数据传输也由DMAC直接控制和完成，整个数 据传输由硬件完成，速度快； 3. 但是DMAC电路相对复杂。 第二节第二节 系统总线及简单接口系统总线及简单接口知识点：知识点： 1、 总线的定义、分类总线的定义、分类 2、 总线周期总线周期 3、 接口设计举例要点接口设计举例要点 第二节第二节 系统总线及简单接口系统总线及简单接口一、概述n定义：总线是连接计

11、算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通路。n采用标准的总线结构，是微型计算机系统结构上的突出特点，它可使不同厂家生产但遵守同一总线标准的部件或设备方便的进行互连。n片总线(Chip Bus,C-BUS):又称元件级总线，把部件内各种不同器件连接在一起的信号线。n内部总线(Internal Bus,I-BUS):即系统总线，用于微机各部件之间的信息传输。n外部总线(External Bus,E-BUS):又称通信总线，用于微机之间或微机与设备(如Modem)之间的通信。例如：EIA-RS232C,IEEE488,USB。第二节第二节 系统总线及简单接口系统总线及简单接口n为

12、了便于部件或系统间的互连，或不同厂家产品的互换与兼容，必须采用标准总线。n往往是某个公司的产品出了名，它的总线规范被广泛接受，然后被ISO或IEEE这样的组织采纳、修改、公布，成为国际标准。n在总线标准方面，推出比较早的是S-100总线，它是业余计算机爱好者为PC机而设计的，后来被工业界所承认，并广泛使用。经IEEE修改，成为总线标准IEEE-696。nS-100总线是最早出现的用于PC机的总线，由于没有其他总线技术可供借鉴，因此在设计上存在一定的缺点。第二节第二节 系统总线及简单接口系统总线及简单接口nIntel MultiBus(IEEE-796)；nZilog Z-Bus(122根引线)

13、；nIBM 62线总线(IBM-PC/XT总线)；nIBM PC/AT总线；nISA总线(Industrial standard Architecture)，XT总线和AT总线统称ISA总线；nEISA总线(Extended ISA)；nPCI总线(Peripheral Component Interconnect）。二、ISA总线nIBM PC/XT总线(8位数据宽度)和IBM PC/AT总线(16位数据宽度)的总称ISA总线(工业标准总线)。第二节第二节 系统总线及简单接口系统总线及简单接口n两个插口：n前62引脚(用于插入与XT兼容的8位扩展卡)，与XT兼容。n后36引脚。n利用前62引

14、脚和后36引脚，可插入16位扩展卡。D18 D1C18 C1B31 . B1A31 . A1(标在印刷电路板上)第二节第二节 系统总线及简单接口系统总线及简单接口（一）总线信号n8位双向数据线SD0SD7n20位地址线SA0SA19n6条中断请求信号线IRQ2IRQ7n6条DMA控制线(DRQ1DRQ3，DACK1DACK3)n读/写控制信号线n系统复位RESET DRVn时钟SYSCLKn晶振OSCn电源线5条(+5V,+5V,-5V,+12V,-12V)n地线3条(GND)第二节第二节 系统总线及简单接口系统总线及简单接口（二）总线周期需要掌握：1. 时钟周期，机器周期，指令周期，总线周期

15、概念和相互关系；2. 根据引脚的定义和功能，会分析相关时序图指令周期、机器周期与时钟周期机器周期 机器周期机器周期指令周期M1(Machine Cycle) (取指）M2(读存储器) M3(写存储器) 时钟周期(T状态)n在微机领域中，称“机器周期”为“总线周期”BIU完成一次访问存储器操作所需要的时间。第二节第二节 系统总线及简单接口系统总线及简单接口三、系统IO端口地址（一）IO端口地址分配n了解一下利用IO指令来寻址范围：64KBn会在现在的机器查看端口地址分配（二）端口地址译码n74ls138nP248，会画真值表第二节第二节 系统总线及简单接口系统总线及简单接口四、接口电路的基本结构

16、数据线数据线控制线控制线状态线状态线DBCBAB数据输入寄存器数据输入寄存器(or 三态门三态门)数据输出寄存器数据输出寄存器(锁存器锁存器)状态寄存器状态寄存器(or 三态门三态门)命令寄存器命令寄存器译码译码电路电路控制控制逻辑逻辑第二节第二节 系统总线及简单接口系统总线及简单接口1. 数据输入/输出寄存器暂存输入/输出的数据2. 命令寄存器存放控制命令，用来设定接口功能、工作参数和工作方式。3. 状态寄存器保存外设当前状态，以供CPU读取。n数据输入接口必须具有三态输出能力，以便与总线挂接外设有数据保持能力时可用三态门实现外设无数据保持能力时用三态输出的锁存器实现n经常使用三态缓冲器74

17、LS244第二节第二节 系统总线及简单接口系统总线及简单接口n波形图A0A15IOR#译码输出D0D7开关状态开关状态地址有效地址有效简单的输入接口举例简单的输入接口举例n接口电路图如下：83FCH83FFH译码器第二节第二节 系统总线及简单接口系统总线及简单接口n 数据输出接口为了保证数据的接收并保持，一般使用锁存器D触发器n 常用芯片：74LS27374LS374(具有三态输出的锁存器)n 课下阅读书中例题第三节第三节 中断中断知识点：知识点： 1、 中断的定义、分类；中断的定义、分类； 2、 中断的执行过程；中断的执行过程； 3、 可编程中断控制器可编程中断控制器8259A的内部结的内部

18、结构、外部引脚、构、外部引脚、8259A的级联；的级联； 4、 8259A的初始化编程和工作编程的初始化编程和工作编程 第三节第三节 中断中断一、中断的概念n例如：与生活的场景作比较：正在看书正在看书电话铃响电话铃响接电话接电话继续看书继续看书执行程序执行程序事件发生事件发生事件处理事件处理继续执行程序继续执行程序中断处理中断处理实际场景实际场景计算机计算机中断返回中断返回中断产生中断产生第三节第三节 中断中断n中断的定义： CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事件，该

19、事件处理完后又返回被中断的程序继续执行，这一过程称为中断。n中断源引起CPU中断的事件。外设外设请求输入输出数据，报告故障等请求输入输出数据，报告故障等事件事件掉电、硬件故障、软件错误、非法操作等掉电、硬件故障、软件错误、非法操作等第三节第三节 中断中断二、中断的分类n中断源分为：外部中断、内部中断内部中断：内部中断：CPU内部执行程序时自身产生的中断内部执行程序时自身产生的中断外部中断：外部中断：CPU以外的设备、部件产生的中断以外的设备、部件产生的中断n中断的分类1. 软件中断：也称为内部中断。（1）被零除中断；（中断类型号0）（2）单步中断；（TF1，中断类型号为1）（3）INTO 溢出

20、中断；（OF1且执行INTO指令，中断类型号为4）（4）中断指令INT n第三节第三节 中断中断2. 硬件中断：也称为外部中断。（1）非屏蔽中断NMI（不是绝对的非屏蔽）a. CPU的NMI引脚接收到正跳变正跳变信号，直接产生NMI中断；b. 8087中断、RAM奇偶校验错、扩展插槽中的I/O通道错的非屏蔽中断受NMI屏蔽寄存器的D7位控制，D71有效。（2）可屏蔽中断CPU的INTR引脚接收到高电平信号，IF=1，产生INTR中断1. 由8259中断控制电路统一管理；2. 受IF标志位控制，IF1有效第三节第三节 中断中断三、中断的过程n五个步骤：中断请求中断判优(有时还要进行中断源识别)中

21、断响应中断服务中断返回n“中断请求”是指中断源(引起中断的事件或设备)向CPU发出的请求中断的要求；n当有多个中断源发出中断请求时，需要通过适当的办法(软件的；硬件的；软、硬件结合的)决定究竟先处理哪个中断请求，这就是“中断判优”；第三节第三节 中断中断n“中断响应”是指CPU中止现行程序转至中断服务程序的过程；n“中断处理”就是指CPU执行中断服务程序；n执行完中断服务程序后，返回到原先被中断的程序称为“中断返回”。n为了能正确返回到原来程序被中断的地方(也称断点即主程序中当前指令下面一条指令的地址)，在中断服务程序的最后应专门放置一条中断返回指令。n另外，为了使主程序在返回后仍能从断点处继

22、续执行，还需要在中断服务程序的开头保护现场(通过PUSH指令实现)，在中断服务程序的末尾恢复现场(通过POP指令实现)。8086/8088的中断处理流程的中断处理流程第三节第三节 中断中断四、中断服务n中断向量和中断向量表n所谓中断向量，即中断服务程序的入口地址。n中断向量表是存放中断向量(中断服务程序入口地址)的一个特定的内存区域(最低地址区，位于内存的00000H003FFH，大小为1KB，共256个入口）。n一个中断向量占4个字节单元，其中：低地址的两个字节单元存放中断服务程序入口地址的偏移量(IP)低字节在前(低地址)，高字节在后(高地址)；第三节第三节 中断中断高地址的两个字节单元存

23、放中断服务程序入口地址的段地址(CS)低字节在前(低地址)，高字节在后(高地址)。n根据中断类型号获得中断服务程序入口的方法: (n为中断类型号)中断向量在中断向量表中的存放地址4n第三节第三节 中断中断n例1：若中断类型号为3，则由中断类型号取得中断服务入口地址的过程如下图所示：00000H00001H0000CH(0000:000CH)1EA00H(1E00:0A00H)FFFFFH低地址内存高地址 1E00 0 H+ 0A0 0 H 1EA0 0 H中断类型号34000CH.00(IPL)0A(IPH)00(CSL)1E(CSH).中断服务程序关于中断向量表的几点说明：n 8086/80

24、88的中断向量表如书P409图所示。8086/8088可以处理256种中断，对每种中断都指定一个中断类型号(也称中断向量号)，每个中断类型号与一个中断服务程序的入口地址相对应。256个中断向量要占256*41024个字节单元，地址编号从00000H003FFH5个专用中断(类型0类型4)，它们有固定的定义和处理功能；27个保留的中断(类型5类型31)，这个区域供系统使用，不允许用户自行定义。224个用户可定义的中断(类型32类型255)，使用时，要由用户自行填写相应的中断入口地址。（其中有些中断类型已经有了固定用途，例如，类型21H的中断已用作MS-Dos的系统功能调用)。n 中断和异常（阅读

25、教材P254页内容）第三节第三节 中断中断五、可编程中断控制器Intel 8259An8259A Programmable Interrupt Controller-PICnIntel 8259A用于管理和控制80 x86的外部中断请求，实现优先级判决，提供中断矢量码，屏蔽中断输入等功能。n使用单片8259A可以管理8级中断，采用级联方式，可扩充到64级（用9片8259A）。（一） 8259A的引脚及结构n封装形式28脚双列直插（28pin DIP)n 片选信号（Chip Select)低电平有效，来自地址译码器的输出只有有效时，CPU才能对8259A进行读写操作。CSCS第三节第三节 中断中

26、断123456789101112131428272625242322212019181716158259ACS WR RDD7D6D4D5D2D3D0D1CAS0CAS1GNDINTAIR7IR6IR4IR5IR2IR3IR0IR1INTCAS2 SP/ENVCCA0n 写信号，低电平有效，来自CPU的 输出；当 有效且 有效时，使8259A接受CPU送来的命令字。n 读信号，低电平有效，来自CPU的 输出；且有效且 有效时，使8259A将状态信息放到数据总路线上，供CPU检测。WRWRCSWRRDRDCSRD第三节第三节 中断中断nD7 D0 双向数据总线接到系统数据总线的D7 D0 上，用

27、来传送控制字、状态字和中断类型号。nIR7IR0 中断请求信号，输入，来自外部接口电路。（单片时）nINT 向CPU发出的中断请求信号。（单片时）n：中断响应信号，由此接收CPU发来的中断响应脉冲。INTA123456789101112131428272625242322212019181716158259ACS WR RDD7D6D4D5D2D3D0D1CAS0CAS1GNDINTAIR7IR6IR4IR5IR2IR3IR0IR1INTCAS2 SP/ENVCCA0第三节第三节 中断中断nA0 地址输入信号，用于对8259A内部寄存器的寻址。nCAS2 CAS0 级联线，传送3位标识码，用于

28、区分特定的从控制器。双向：对于主片为输出，对于从片为输入。n 从片/允许缓冲器信号。双功能引脚：作为输入时，8259A作为主片（1） 8259A作为从片（0）作为输出时，用来启动（允许）数据总线收发器（如8286）。SP/ ENSP/ ENSP/ EN8259A的内部结构和引脚的内部结构和引脚第三节第三节 中断中断n内部结构（1）中断请求寄存器（8位）IRR（2）中断屏蔽寄存器（8位）IMR（3）优先权电路（4）中断服务寄存器（8位）ISR（5）数据总线缓冲器（6）读写控制模块（7）控制电路（8）级连缓冲/比较器1. 中断控制中断控制n中断请求寄存器IRR保存8条外界中断请求信号IR0IR7的

29、请求状态Di位为1表示IRi引脚有中断请求；为0表示无请求n中断服务寄存器ISR保存正在被8259A服务着的中断状态Di位为1表示IRi中断正在服务中；为0表示没有被服务n中断屏蔽寄存器IMR保存对中断请求信号IR的屏蔽状态Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许2.8259A的工作过程的工作过程8259A的工作过程的工作过程1.当有一条或若干条中断请求输入（IR7-IR0）有效时，则使中断请求寄存器的 IRR的相应位置位。2.若CPU处于开中断状态，则在当前指令执行完之后，响应中断，并且从 发应答信号（两个连续的负脉冲）。3.第一个负脉冲到达时，IRR的锁存功能失效，对于IR7-

30、IR0上发来的中 断请求信号不予理睬。4.使正服务寄存器ISR的相应位置1，以便为中断优先级比较器的工作做好准 备。5.使寄存器的相应位复位，即清除中断请求。6.第二个负脉冲到达时，将中断类型寄存器中的内容ICW2，送到数据总线 的D7-D0上，CPU以此作为相应中断的类型码。7.若ICW4中的中断结束位为1，那么，第二个负脉冲结束时，8259A将ISR 寄存器的相应位清零。否则，直至中断服务程序执行完毕，才能通过输出操 作命令字EOI，使该位复位。8259A的级连的级连（二）8259A的级连（最多可管理64个中断源）n单片8259A可支持8个中断源；n采用多片8259A级连，可最多支持64个

31、中断源。n片8259A可支持7n+1个中断源；n级连时只能有一片8259A为主片，其余的均为从属片；n涉及到的8259A引脚包括：CAS0-CAS2SP#/EN#IRiINT8259A的级连示意图的级连示意图思考：从片如何选择？8259级联工作示意图级联工作示意图 8259A的编程的编程n初始化编程8259A开始工作前，必须进行初始化编程给8259A写入初始化命令字ICWn中断操作编程（工作编程）在8259A工作期间可以写入操作命令字OCW将选定的操作传送给8259A，使之按新的要求工作还可以读取8259A的信息，以便了解他的工作状态8259A寄存器的读写寄存器的读写CS*A0RD*WR*D4

32、D3 读写操作001000对OCW2操作001001对OCW3操作00101对ICW1操作0110ICW2,3,4；OCW10001读IRR或ISR0101IMR1. 初始化命令字初始化命令字ICWn初始化命令字ICW最多有4个n8259A在开始工作前必须写入n必须按照ICW1ICW4顺序写入nICW1和ICW2是必须送的nICW3（级联命令字）和ICW4由工作方式决定流程流程D7D6D5D4D3D2D1D0ICW1 A001LTIMSNGLIC4D7D6D5D4D3D2D1D0表示可以任意表示可以任意为为1为为0都可以（建议为都可以（建议为0） 1只能为只能为1，作为标志，作为标志中断触发方

33、式：中断触发方式：LTIM1，电平触发方式，电平触发方式LTIM0，边沿触发方式，边沿触发方式 规定单片或级连方式：规定单片或级连方式：SNGL1，单片方式，单片方式SNGL0，级连方式，级连方式是否写入是否写入ICW4IC41，要写入，要写入ICW4IC40，不写入，不写入ICW4，即，即ICW4规定的位全为规定的位全为0ICW2 A01T7T6T5T4T3D7D6D5D4D3D2D1D0设置中断向量号设置中断向量号nT7T3为中断向量号的高为中断向量号的高5位位n低低3位由位由8259A自动确定：自动确定：nIR0为为000、IR1为为001、IR7为为111ICW3 A01S7S6S5S

34、4S3S2/ID2S1/ID1S0/ID0D7D6D5D4D3D2D1D0级连命令字级连命令字n主片主片8259A：Si1对应对应IRi接有从片；接有从片；否则否则IRi没有连接从片没有连接从片n从片从片8259A：ID0ID2编码说明从片编码说明从片INT引脚接到主片哪个引脚接到主片哪个IR引脚引脚ICW4 A01000SFNMBUFM/SAEOIPMD7D6D5D4D3D2D1D0嵌套方式：嵌套方式：n特殊全嵌套方式（特殊全嵌套方式（SFNM1）n普通全嵌套方式（普通全嵌套方式（SFNM0）数据线的缓冲方式：数据线的缓冲方式：n缓冲方式（缓冲方式（BUF1）n非缓冲方式（非缓冲方式（BUF

35、0） 主片主片/从片选择：从片选择：n主片（主片（M/S=1）n从片（从片（M/S=0）中断结束方式：中断结束方式：n自动中断结束（自动中断结束（AEOI1）n非自动中断结束（非自动中断结束（AEOI0）微处理器类型：微处理器类型：n16位位80 x86（ PM1）n8位位8080/8085（ PM0）初始化主片初始化主片8259Amov al,11h;写入ICW1out 20h,aljmp intr1intr1:mov al,08h;写入ICW2out 21h,aljmp intr2intr2:mov al,04h;写入ICW3out 21h,aljmp intr3intr3:mov al,

36、1h;写入ICW4out 21h,al中断控制器的初始化程序段第四节定时计数接口第四节定时计数接口知识点：知识点： 1、定时、定时/计数的方法；计数的方法； 2、可编程定时、可编程定时/计数器计数器8253的内的内部结构、外部引脚；部结构、外部引脚； 3、 8253 的启动方式；的启动方式； 4、 8253的工作方式的工作方式 5、 8253的初始化编程的初始化编程定时器和计数器定时器和计数器定时控制在微机系统中极为重要n定时器由数字电路中的计数电路构成，通过记录高精度晶振脉冲信号的个数，输出准确的时间间隔n计数电路如果记录外设提供的具有一定随机性的脉冲信号时，它主要反映脉冲的个数（进而获知外

37、设的某种状态），常又称为计数器定时功能的实现方法定时功能的实现方法n软件延时利用微处理器执行一个延时程序段实现n不可编程的硬件定时采用分频器、单稳电路或简易定时电路控制定时时间n可编程的硬件定时软件硬件相结合、用可编程定时器芯片构成一个方便灵活的定时电路学习本节内容要注意的问题学习本节内容要注意的问题1.计数容量2.计数频率3.计数过程4.输出信号8253/8254定时计数器定时计数器n3个独立的16位计数器通道n每个计数器有6种工作方式n按二进制或十进制（BCD码）计数8254是是8253的改进型的改进型8253/8254的内部结构和引脚的内部结构和引脚D7D0计数器0控制字寄存器计数器1计

38、数器2内部数据总线数据总线缓冲器读写控制逻辑RDWRA0A1CSCLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2计数器结构示意图计数器结构示意图预置寄存器预置寄存器GATECLKOUT减减1计数器计数器输出锁存器输出锁存器计数初值存于计数初值存于预置寄存器预置寄存器；在计数过程中，在计数过程中，减法计数器减法计数器的值不断递减，的值不断递减，而预置寄存器中的预置不变。而预置寄存器中的预置不变。输出锁存器输出锁存器用于写入锁存命令时，用于写入锁存命令时，锁定当前计数值锁定当前计数值计数器的计数器的3个引脚个引脚nCLK时钟输入信号在计数过程中，此引脚上每输入一个时钟

39、信号（下降沿），计数器的计数值减1nGATE门控输入信号控制计数器工作，可分成电平控制和上升沿控制两种类型nOUT计数器输出信号当一次计数过程结束（计数值减为0），OUT引脚上将产生一个输出信号2. 与处理器接口与处理器接口nD0 D7数据线A0 A1地址线nRD*读信号WR*写信号nCS*片选信号CS* A1 A0I/O地址读操作RD*写操作WR*0 0 00 0 10 1 00 1 140H41H42H43H读计数器0读计数器1读计数器2无操作写计数器0写计数器1写计数器2写控制字8253/8254的工作方式的工作方式n8253有6种工作方式，由方式控制字确定n熟悉每种工作方式的特点才能根

40、据实际应用问题，选择正确的工作方式n每种工作方式的过程类似： 设定工作方式 设定计数初值 硬件启动 计数初值进入减1计数器 每输入一个时钟计数器减1的计数过程 计数过程结束8253的工作方式n6种工作方式：方式0方式5n区别： n OUT输出的波形不同；n 计数过程中GATE信号对计数操作的影响不同；n 启动计数器的触发方式不同1方式0计数结束时中断方式（Interrupt on Terminal Count）方式0波形图CW：8253控制字；控制字；LSB：低：低8位计数值；位计数值；MSB：高：高8位计数值位计数值GATE=1初值初值N，OUT在写入在写入命令执行后，第命令执行后，第N+1

41、个个CLK脉冲之后，变脉冲之后，变为高电平为高电平1方式0计数结束时中断方式（Interrupt on Terminal Count）1方式0计数结束时中断方式（Interrupt on Terminal Count）(b)方式0GATE作用1方式0计数结束时中断方式（Interrupt on Terminal Count）2方式1可编程单稳态触发器（Programmable Oneshort）方式1波形图由外部门控信由外部门控信号号GATE上升上升沿触发，使输沿触发，使输出端变为低电出端变为低电平，产生一个平，产生一个单拍负脉冲信单拍负脉冲信号，脉冲宽度号，脉冲宽度由计数值决定。由计数值决定

42、。2方式1可编程单稳态触发器（Programmable Oneshort）2方式1可编程单稳态触发器（Programmable Oneshort）2方式1可编程单稳态触发器（Programmable Oneshort）3方式2速率发生器、分频器（Rate Generator）nN分频计数器3方式2速率发生器、分频器（Rate Generator）3方式2速率发生器、分频器（Rate Generator）4方式3方波发生器（Square Wave Generator）n对称方波（偶数）;近似对称方波（奇数）4方式3方波发生器（Square Wave Generator）4方式3方波发生器（Squ

43、are Wave Generator）4方式3方波发生器（Square Wave Generator）5方式4软件触发选通方式（Software Triggered Strobe）5方式4软件触发选通方式（Software Triggered Strobe）5方式4软件触发选通方式（Software Triggered Strobe）6方式5硬件触发选通方式（Hardware Triggered Strobe）n硬件触发计数方式，即门控信号GATE上升沿触发计数。6方式5硬件触发选通方式（Hardware Triggered Strobe）6方式5硬件触发选通方式（Hardware Trigg

44、ered Strobe）7工作方式小结n（1）方式0在写入控制字后OUT变为低电平，其它5种方式在写入控制字后OUT输出高电平.n（2）预置值N与输出波形的关系:方式方式初值初值N与波形的关系与波形的关系0写入初值N后，经N+1个CLK输出变为高电平1输出一个宽度为N个CLK的负脉冲2每N个CLK脉冲，输出一个宽度为CLK周期的负脉冲3方波输出，周期为N个CLK周期，N为奇数时高电平比低电平多一个CLK周期4写入初值N后，计数结束后输出一个宽度为CLK周期的负脉冲5写入初值N后，由门控触发，计数结束后输出一个宽度为CLK周期的负脉冲7工作方式小结（3）方式2，4，5相同之处：计数到终点，输出宽

45、度为1个CLK周期的低电平脉冲。 不同点为：方式2为自动启动，重复计数、输出低电平脉冲；方式4也为自动启动，仅输出一个低电平脉冲；方式5需等待GATE上升沿的到来才开始计数，只输出一个低电平脉冲。（4）方式2，3相同之处：输出周期性信号，每当计数到终点，初始化时预置的初值都会被自动重新装入(减1计数器)。7工作方式小结n门控信号GATE在不同工作方式下的作用方式GATE引脚输入状态所起的作用输出波形高电平低电平下降沿上升沿0允许禁止暂停继续计数过程中为低,计数值减为0时,变高 (单次)1不影响不影响不影响开始或重新开始宽度为n个CLK的低电平（单次）2允许禁止停止重新开始周期为n个CLK，宽度

46、1个CLK的负脉冲（重复）3允许禁止停止重新开始周期为n个CLK的方波（重复）4允许禁止停止重新开始减为0时输出宽度为1个CLK的负脉冲(单次)5不影响不影响不影响开始或重新开始减为0时输出宽度为1个CLK的负脉冲(单次)各种工作方式的输出波形各种工作方式的输出波形方式方式 0方式方式 1方式方式 2方式方式 3方式方式 4方式方式 50N0N0N0/N110NN/2 N/2 0/N0N0 1N0 1N0 1讨论：讨论：计数开始的时刻计数开始的时刻计数开始的时刻计数开始的时刻n需要注意：n处理器写入8253的计数初值只是写入了预置寄存器，之后到来的第一个CLK输入脉冲（需先由低电平变高，再由高

47、变低）才将预置寄存器的初值送到减1计数器。n从第二个CLK信号的下降沿，计数器才真正开始减1计数。出处：教材第312页第1行8253/8254的编程的编程n8253加电后的工作方式不确定n8253必须初始化编程，才能正常工作n写入控制字写入计数初值读取计数值D7D6D5D4D3D2D1D01 写入方式控制字写入方式控制字计数器读写格式工作方式数制D7D6D5D4D3D2D1D000 计数器计数器001 计数器计数器110 计数器计数器211 非法非法00 计数器锁存命计数器锁存命令令 01 只读写低字节只读写低字节10 只读写高字节只读写高字节11 先读写低字节先读写低字节 后读写高字节后读写

48、高字节000 方式方式0001 方式方式1010 方式方式2011 方式方式3100 方式方式4101 方式方式50 二进制二进制1 十进制十进制控制字写入控制字控制字写入控制字I/O地址（地址（A1A011）示例示例2 写入计数值写入计数值n选择二进制时计数值范围：0000HFFFFH0000H是最大值，代表65536n选择十进制（BCD码）计数值范围：000099990000代表最大值10000计数值写入计数器各自的计数值写入计数器各自的I/O地址地址示例示例3 读取计数值读取计数值n对8位数据线，读取16位计数值需分两次n计数在不断进行，应该将当前计数值先行锁存，然后读取：向控制字I/O

49、地址：给8253写入锁存命令从计数器I/O地址：读取锁存的计数值读取计数值，要注意读写格式和计数数制读取计数值，要注意读写格式和计数数制8253的控制字编程的控制字编程；某个8253的计数器0、1、2端口和控制端口地址依次是40H43H；设置其中计数器0为方式0，采用二进制计数，先低后高写入计数值mov al,30h；方式控制字：30H00 11 000 0Bout 43h,al；写入控制端口：43H8253的计数初值编程的计数初值编程；某个8253的计数器0、1、2端口和控制端口地址依次是40H43H；设置计数器0采用二进制计数，写入计数初值：1024（400H）mov ax,1024；计数

50、初值：1024（400H）；写入计数器0地址：40Hout 40h,al；写入低字节计数初值mov al,ahout 40h,al；写入高字节计数初值8253的应用举例例：假设一个8253在某系统中的端口地址40H43H，如果要将计数器0设置为工作方式3，计数初值为3060H，采用二进制计数法.MOV AL， 36H；计数器；计数器0，方式，方式3，计数值，计数值16位，位， ； 二进制计数二进制计数OUT 43H，AL ；写入控制寄存器；写入控制寄存器MOV AX， 3060H；设置计数值；设置计数值OUT 40H，AL；写低；写低8位至计数器位至计数器0MOV AL,AHOUT 40H,A

51、L；写高；写高8位至计数器位至计数器08253/8254的的I/O地址地址0 1 0 0 00 1 0 0 00 1 0 0 10 1 0 0 10 1 0 1 00 1 0 1 00 1 0 1 10 1 0 1 10 0 1 0 00 0 1 0 00 0 1 0 10 0 1 0 10 0 1 1 00 0 1 1 0功功 能能对计数器对计数器0 0设置计数初值设置计数初值CSCSRDRDA A1 1A A0 0WRWR对计数器对计数器1 1设置计数初值设置计数初值对计数器对计数器2 2设置计数初值设置计数初值设置控制字设置控制字从计数器从计数器0 0读出计数值读出计数值从计数器从计数器

52、1 1读出计数值读出计数值从计数器从计数器2 2读出计数值读出计数值第五节第五节 并行并行I/O接口接口知识点：知识点： 1、可编程并行接口芯片、可编程并行接口芯片8255A的内的内部结构、外部引脚；部结构、外部引脚； 2、8255A的初始化编程的初始化编程 3、 8255A的应用的应用并行数据传输方式并行数据传输方式n以计算机的字长，通常是8位、16位或32位为传输单位，一次传送一个字长的数据n适合于外部设备与微机之间进行近距离、大量和快速的信息交换例如：微机与并行接口打印机、磁盘驱动器n微机系统中最基本的信息交换方法例如：系统板上各部件之间，接口电路板上各部件之间并行接口电路并行接口电路8

53、255An具有多种功能的可编程并行接口电路芯片最基本的接口电路：三态缓冲器和锁存器与CPU间、与外设间的接口电路：状态寄存器和控制寄存器还有端口的译码和控制电路、中断控制电路n分3个端口，共24个外设引脚n共三种输入输出工作方式8255A的内部结构和引脚的内部结构和引脚数据数据总线总线缓冲器缓冲器内部控制线内部控制线内部数据线内部数据线D0D7A组组控制控制A组组端口端口AA组组端口端口C上部上部B组组控制控制B组组端口端口BB组组端口端口C下部下部读写读写控制控制逻辑逻辑PC0PC3PB0PB7PC4PC7PA0PA7RDWRA0A1CSRESET1. 外设数据端口外设数据端口n端口A：PA

54、0PA7A组，支持工作方式0、1、2n端口B：PB0PB7B组，支持工作方式0、1n端口C：PC0PC7仅支持工作方式0A组控制高4位PC4PC7B组控制低4位PC0PC3n端口端口A：PA0PA7n常作数据端口，功能最强大常作数据端口，功能最强大n端口端口B：PB0PB7n常作数据端口常作数据端口n端口端口C：PC0PC7n可作数据、状态和控制端口可作数据、状态和控制端口n分两个分两个4位，每位可独立操作位，每位可独立操作n控制最灵活，最难掌握控制最灵活，最难掌握2. 与处理器接口与处理器接口CS* A1 A0I/O地址读操作RD*写操作WR*0 0 00 0 10 1 00 1 160H6

55、1H62H63H读端口A读端口B读端口C非法写端口A写端口B写端口C写控制字nD0 D7数据线A0 A1地址线nRD*读信号WR*写信号nCS*片选信号RESET复位信号8255A的工作方式的工作方式n方式0：基本输入输出方式适用于无条件传送和查询方式的接口电路n方式1：选通输入输出方式适用于查询和中断方式的接口电路n方式2：双向选通传送方式适用于与双向传送数据的外设适用于查询和中断方式的接口电路方式方式0输入时序输入时序datadata输入端口输入端口D0D7RD CS,A1,A0请体会这里请体会这里8255A8255A的数据缓冲作用的数据缓冲作用方式方式0输出时序输出时序WRdatadat

56、a输出端口输出端口D0D7 CS,A1,A08255A8255A对对CPUCPU通过它输出给外设的数据进行锁存通过它输出给外设的数据进行锁存方式方式1输入引脚：输入引脚：A端口端口数据选通信号表示外设已经准备好数据输入缓冲器满信号表示A口已经接收数据中断请求信号请求CPU接收数据PC4PC5PC3PA7PA0INTEAIBFAINTRASTBA中断允许触发器方式方式1输入引脚：输入引脚：B端口端口PC2PC1PC0PB7PB0INTEBIBFBINTRBSTBB数据选通信号表示外设已经准备好数据输入缓冲器满信号表示A口已经接收数据中断请求信号请求CPU接收数据中断允许触发器方式方式1 1需借用

57、端口需借用端口C C用做联络信号用做联络信号同时还具有中断请求和屏蔽功能同时还具有中断请求和屏蔽功能方式方式1输入联络信号输入联络信号nSTB*选通信号，低电平有效由外设提供的输入信号，当其有效时，将输入设备送来的数据锁存至8255A的输入锁存器nIBF输入缓冲器满信号，高电平有效8255A输出的联络信号。当其有效时，表示数据已锁存在输入锁存器nINTR中断请求信号，高电平有效8255A输出的信号，可用于向CPU提出中断请求，要求CPU读取外设数据方式方式1输入时序输入时序dataINTRIBF data输入端口输入端口D0D7STBRDSTBSTB* *和和IBFIBF是外设和是外设和825

58、5A8255A间间的一对应答联络信号，的一对应答联络信号，为的是可靠地输入数据为的是可靠地输入数据方式方式1中断控制中断控制n8255A的中断由中断允许触发器INTE控制置位允许中断，复位禁止中断n对INTE的操作通过写入端口C的对应位实现，INTE触发器对应端口C的位是作应答联络信号的输入信号的哪一位，只要对那一位置位/复位就可以控制INTE触发器n选通输入方式下端口A的INTEA对应PC4端口B的INTEB对应PC2方式方式1输出引脚：输出引脚：A端口端口外设响应信号表示外设已经接收到数据输出缓冲器满信号表示CPU已经输出了数据中断请求信号请求CPU再次输出数据PC6PC7PC3PA7PA

59、0INTEAOBFAINTRAACKA中断允许触发器方式方式1输出引脚：输出引脚：B端口端口PC2PC1PC0PB7PB0INTEBOBFBINTRBACKB外设响应信号表示外设已经接收到数据输出缓冲器满信号表示CPU已经输出了数据中断请求信号请求CPU再次输出数据中断允许触发器方式方式1输出联络信号输出联络信号nOBF*输出缓冲器满信号，低有效8255A输出给外设的一个控制信号，当其有效时，表示CPU已把数据输出给指定的端口，外设可以取走nACK*响应信号，低有效外设的响应信号，指示8255A的端口数据已由外设接受nINTR中断请求信号，高有效当输出设备已接受数据后，8255A输出此信号向C

60、PU提出中断请求，要求CPU继续提供数据端口端口A A的的INTEAINTEA对应对应PCPC6 6端口端口B B的的INTEBINTEB对应对应PCPC2 2方式方式1输出时序输出时序 INTR datadata输出端口输出端口D0D7WROBFACK OBFOBF* *和和ACKACK* *是外设和是外设和8255A8255A间间的一对应答联络信号，的一对应答联络信号，为的是可靠地输出数据为的是可靠地输出数据方式方式2双向方式双向方式n方式2将方式1的选通输入输出功能组合成一个双向数据端口，可以发送数据和接收数据n只有端口A可以工作于方式2，需要利用端口C的5个信号线，其作用与方式1相同n