微机原理ch4-1

上传人:v1****2 文档编号:213653622 上传时间:2022-06-25 格式:PPTX 页数:60 大小:472.48KB
收藏 版权申诉 举报 下载
微机原理ch4-1_第1页
第1页 / 共60页
微机原理ch4-1_第2页
第2页 / 共60页
微机原理ch4-1_第3页
第3页 / 共60页
资源描述:

《微机原理ch4-1》由会员分享,可在线阅读,更多相关《微机原理ch4-1(60页珍藏版)》请在人人文库网上搜索。

1、本章主要知识点:本章主要知识点:1、存储器的工作原理、读/写操作的基本过程;2、地址译码电路设计;3、8086存储器的扩展设计方法本章学习的重点:本章学习的重点:1、存储器的工作原理、读/写操作的基本过程2、RAM、ROM芯片的组成特点、工作过程、典型芯片的引脚信号、基本概念。3、8086与存储器硬件电路的奇偶设计基本原理。4、存储器的扩展电路设计原理 4.1 4.1 存储器的基本概念存储器的基本概念 按照存取速度和用途可把存储器分为两大类:内存储器(简称内存,又称主存储器)和外存储器。 存储器的容量越大,记忆的信息也就越多,计算机的功能也就越强。 内存储器也称为半导体存储器,是一种大规模集成

2、电内存储器也称为半导体存储器,是一种大规模集成电路,存储范围从路,存储范围从1KB1KB到高达几到高达几GBGB的容量。的容量。 外存储器是一种磁介质或光介质的存储器,称为软盘、硬盘、光盘等。4.1.2 4.1.2 半导体存储器的分类半导体存储器的分类半导体存储器按工作性能分为两大类半导体存储器按工作性能分为两大类1可读写存储器RAM (Random Access Memory,又称为随机存取存储器,简称RAM)2只读存储器ROM (Read Only Memory,简称ROM) 1)掩膜ROM; 2)可编程的只读存储器PROM; 3)可擦除的EPROM; 4)电擦除的PROM; 5)快速擦写

3、存储器Flash Memory 又称快闪存储器 1) 1) 可读写可读写( (随机随机) )读写存储器读写存储器(RAM)(RAM) 这种存储器在使用过程中既可利用程序随时写入信息,又可随时读出信息。RAM可分为三类。 (1) 静态RAM 静态RAM即SRAM(Static RAM),其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失。优点是不需刷新,缺点是集成度低。它适用于不需要大存储容量的微型计算机(例如,单板机和单片机)中。 (2) 动态RAM 动态RAM即DRAM(Dynamic RAM),其存储单元以电容为基础,电路简单,集成度高。但也存在问题,即电容中电荷由于漏电会

4、逐渐丢失,因此DRAM需定时刷新。它适用于大存储容量的计算机。 (3) 非易失RAM 非易失RAM或称掉电自保护RAM,即NVRAM(Non Volative RAM),这种RAM是由SRAM和EEPROM共同构成的存储器,正常运行时和SRAM一样,而在掉电或电源有故障的瞬间,它把SRAM的信息保存在EEPROM中,从而使信息不会丢失。NVRAM多用于存储非常重要的信息和掉电保护。 (1) 掩膜ROM 利用掩膜工艺制造的存储器,程序和数据在制造器件过程中已经写入,一旦做好,不能更改。大量生产时,成本很低。例如,键盘的控制芯片。(2) 可编程ROM 可编程ROM简称PROM(Programabl

5、e ROM)。PROM由厂家生产出的“空白”存储器,根据用户需要,利用特殊方法写入程序和数据,即对存储器进行编程。但只能写入一次,写入后信息是固定的,不能更改。它类似于掩膜ROM,适合于批量使用。2)2)只读存储器只读存储器ROMROM 3) 可擦除PROM EPROM(Erasable Programable ROM) 可由用户按规定的方法多次编程,如编程之后想修改,可用紫外线灯制作的擦除器照射730分钟左右,使存储器复原,用户可再编程。这对于专门用途的研制和开发特别有利,因此应用十分广泛。4) 电可擦PROM EEPROM (Electrically Erasable PROM) 这种存储

6、器能以字节为单位擦除和改写,而且不需把芯片拔下插入编程器编程,在用户系统即可进行。随着技术的进步,EEPROM的擦写速度将不断加快,将可作为不易失的RAM使用。 4.1.3 半导体存储器的主要技术指标 1. 容量 存储器芯片因为要适用于1位、4位、8位计算机的需要,其数据线也有1位、4位、8位之不同。例如,Intel 2116为1位, 2114为4位, 6264为8位,所以在标定存储器容量时,经常同时标出存储单元的数目和位数,因此有存储器芯片容量=单元数数据线位数如Intel 2114Intel 2114芯片容量为芯片容量为1 K1 K4 4位位/ /片,片,Intel 6264Intel 6

7、264为为8 K8 K8 8位位/ /片片。 虽然微型计算机的字长已经达到16位、32位甚至64位,但其内存仍以一个字节为一个单元,不过在微机中,根据数据位的长度,一次可同时对2、4、8个单元进行访问。 2. 存取速度 存储器芯片的存取速度是用存取时间来衡量的,它是指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。 存取时间越小,速度越快。 超高速存储器的存取速度小于20 ns,中速存储器的存取速度在100200 ns之间,低速存储器的存取速度在300 ns以上。 随着半导体技术的进步,存储器的容量越来越大,速度越来越高,而体积却越来越小。4.1.4 4.1.4 选择存储器件的考

8、虑因素选择存储器件的考虑因素(1)易失性 (2)只读性(3)位容量 (4)功耗(5)速度 (6)价格(7)可靠性4.2 4.2 随机读写存储器(随机读写存储器(RAMRAM)RAM的特点是:CPU可以将寄存器的数据通过数据总线写入到存储器中,也能将存储器中的数据通过数据线读到CPU的寄存器中。 失电后存储器中的数据丢失!微处理器8086存储器RAM存储器ROMI/O接口外围设备地址总线AB控制总线CB数据总线DB最基本的最基本的RAMRAM芯片芯片211421142114为1K4容量的RAMGNDCSA2A1A0A3A4A5A6A7A8A9VccI/O1I/O2I/O3I/O4WE引脚功能:1

9、、A0A9为地址线,10位,寻址范围为000003FFH 1K2、I/O1I/O4为数据线,4位3、CS 片选信号线,CS=0时,该片进行读/写操作, CS=1时,该该片不能进行读/写操作。4、WE(R/W )读/写控制信号线。 WE=0时能把数据写入到RAM。 WE=1时能读出RAM中的数据。 地址线的位数决定了存储器的寻址范围-存储容量 数据线的位数决定了存储器可存储数据的长度,目前都为8位数据长度两片两片21142114组成组成1K1K8容量的电路容量的电路CSWED0D7D3D4CSCSWEWEI/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4A0A9A0A9A0A9CS

10、 到地址译码器输出,WE 到读/写(RD、WR)常用的常用的RAM芯片有芯片有6116、6264、62256 6116引脚图RAM6116引脚功能: A0-A10: 地址线,到地址总线(存储量2K) D0-D7: 数据线,到数据总线 CS:片选 ,=0时该片被选中,与WE和OE组合,可以将数据线上的数据写入到地址线指定的地址单元中或将地址线指定的地址单元的内容送到数据线上. WE: 写允许.=0时,数据由总线写入存储器 OE: 读允许. =0时, 从存储器读出数据 A7A6A5A4A3A2A1A0D0DAD2GDNVCCA8A9WEOEA10CSD7D6D5D4D3 6264引脚图RAM 62

11、64引脚功能: A0-AN: 地址线,到地址总线(N由存储量决定) D0-D7: 数据线,到数据总线。 CS: 片选 ,=0时该片被选中,与WE和OE组合,可以将数据线上的数据写入到地址线指定的地址单元中或将地址线指定的地址单元的内容送到数据线上。 CS2:片选,一般不用。 WE: 写允许.=0时,数据由总线写入存储器。 OE: 读允许. =0时, 从存储器读出数据。 NCA12A7A6A5A4A3A2A1A0D0D1D2GDNVCCWECS2A8A9A11OEA10CSD7D6D5D4D3RAM的特点:1、为可读写存储器,失电后存储的内容丢失;2、A0AN为地址线,N决定了存储器的存储容量,

12、如A0A12为8K, A0A10为2K范围。3、OE=0 数据输出;4、WE=0 数据输入;OE、WE 数据读写控制。5、CS 片选控制,=0时,该片由OE、WE 控制读写操作,=1时,该片没被选中,不能进行读写操作。6、I/O0I/O7 数据线 8位(都为8位) 各存储器的区别仅仅是地址线的数量差别,地址线多,容量大。常见的RAM有:6116(2K8位)、6264 (8K8位) 62256 (32K8位)常用RAM 的控制信号真值表 注:有些容量较大的RAM有CS2控制信号,在使用时也只用到CS1 ,将CS2按信号真值表的要求接到高点平即可。在使用中,只有当CS1为低电平时,WE和OE才起控

13、制作用。WEOECS1CS2D0-D70101写入1001读出XXXXXX011010三态(高阻) 只读存储器,CPU只能将存储器中的数据通过数据线读到CPU中,不能将数据写入到存储器中。只能存放程序或数据,不能对存放的内容进行随意修改. 工作原理和RAM基本相同,区别是不能把数据随机写入,写入时需专门的电路才能实现把数据写入。4.3 4.3 只读存储器(只读存储器(ROMROM)微处理器8086存储器RAM存储器ROMI/O接口外围设备地址总线AB控制总线CB数据总线DB4.3.14.3.1典型的只读存储器典型的只读存储器-EPROM-EPROM2716引脚图12716的引线 2716是2K

14、8bit的EPROM芯片。 A0A10为11条地址信号线,芯片的容量为2K单元。 D0D7为8条数据,每个存贮单元存放一个字节。 CS 为片选控制信号。 OE 为(读)输出允许信号。 PGM 为编程脉冲输入端。 Vpp 编程电源A7 A6 A5 A4 A3 A2 A1 A0 D1D0D2GND VCC A8 A9 VPP OE A10 CS/PGM 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 D7D6D5D4D3 2764引脚图2764的引线 2764是8K8bit的EPROM芯片。 A0A12为13条地址信号线

15、,芯片的容量为8K个单元。 D0D7为8条数据,每个存贮单元存放一个字节。 CS 为输入信号。 OE 输出允许信号。 PGM 为编程脉冲输入端。 Vpp 编程电源(+25V)1234567891011141312VPPA12GND2827262524232221201918171615VCC(+5V)PGMNCOECSA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A8各种不同类型各种不同类型ROM的特点的特点 ROM在使用时,仅用于将其存贮的内容读出。其过程与RAM的读出类似,即即CPU送出要读出的地址,然送出要读出的地址,然后通过地址译码使该电路的后通过地址

16、译码使该电路的CS 被选中,通过指令的类被选中,通过指令的类型使型使OE 有效有效(低电平低电平),则在芯片的D0D7上就可以输出要读出的数据。注意注意:RAM:RAM和和ROM ROM 在设计是的区别是在设计是的区别是:ROM:ROM只使用读出控只使用读出控制线制线, ,不用写入控制。不用写入控制。4.4 CPU4.4 CPU与存储器的硬件电路连接与存储器的硬件电路连接问题的提出:计算机如何找到所需的工作地址?地址是唯一的,在多个存储器芯片时,如何找到所需的地址芯片和唯一的地址?解决的方法:利用地址译码电路来寻找指定的地址芯片和寻址的唯一地址。由上述存储器电路引脚知:各种存储器都有一个片各种

17、存储器都有一个片选控制信号选控制信号CSCS,该信号都为低电平有效。,该信号都为低电平有效。(微机中各(微机中各种节电路也有片选信号,而且都是低电平有效。种节电路也有片选信号,而且都是低电平有效。RAM的地址范围 选用6232 4K 有12条地址线A110ROM的地址范围 选用2716 2K 有11条地址线A100有RAM和ROM各四片,计算机如何找到指令给出的地址所在的存储器芯片?D15D8D15D8D15D8D15D8D7D0D7D0D7D0D7D0A11A0A11A0A11A0A11A0A10A0A10A0A10A0A10A0CSCSCSCS地址总线数据总线CSCSCSCS奇(2)奇(1

18、)偶(2)偶(1)奇(2)偶(2)奇(1)偶(1)OE WEOE WEOE WEOE WERDWROEOEOEOEA12A1A11A1CSCSRD4.4.14.4.1常用存储器地址译码电路常用存储器地址译码电路 74LS138引脚图74LS138可用来作为存储器的译码电路。也称为3:8译码器G2A、G2B、G1为控制信号、为输出选择信号线Y0-Y7是输出信号线 A B C G2A G2B G1 Y7 GND VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 G2AG2A G2BG2B G1 G1 C B AC B A

19、Y7Y7Y0Y0有效输出有效输出0 0 10 0 00 0 0 1 1 1 1 1 1 1 0 YO=0,其余,其余=10 0 10 0 1 1 1 1 1 1 1 0 1 Y1=0,其余,其余=10 0 10 1 01 1 1 1 1 0 1 1 Y2=0,其余,其余=10 0 10 1 11 1 1 1 0 1 1 1 Y3=0,其余,其余=10 0 11 0 0 1 1 1 0 1 1 1 1 Y4=0,其余,其余=10 0 11 0 11 1 0 1 1 1 1 1 Y5=0,其余,其余=10 0 11 1 01 0 1 1 1 1 1 1 Y6=0,其余,其余=10 0 11 1 1

20、0 1 1 1 1 1 1 1 Y7=0,其余,其余=1其它值其它值X X X 1 1 1 1 1 1 1 1无效无效表3-1 74LS138的真值表译码电路的特性: 1)每次只能有一位为低电平,其余都为高电平;2)A、B、C三位输入决定了8种输出选择;3)输出状态由A、B、C、G1、G2A、 G2B的逻辑组合而决定; 译码电路的应用举例Y0=0 10000H11FFFH 8KY1=0 12000H13FFFH 8KY2=0 14000H15FFFH 8KY3=0 16000H17FFFH 8KY4=0 18000H19FFFH 8KY5=0 1A000H1BFFFH 8KY6=0 1C000

21、H1DFFFH 8KY7=0 1E000H1FFFFH 8K所有存储器为8K容量G2B G2A G1 C B A M/IO A1917 A16 A15 A14 A13 A12-A0 00 1 0 0 0 XX Y0=0 00 1 0 0 1 XX Y1=0 00 1 0 1 0 XX Y2=0 00 1 0 1 1 XX Y3=0 00 1 1 0 0 XX Y4=0 00 1 1 0 1 XX Y5=0 00 1 1 1 0 XX Y6=0 00 1 1 1 1 XX Y7=0G2BG2AG1CBAY0Y1Y2Y3Y4Y5Y6Y7M/IOA15A14A13A16+A19A18A17 74LS

22、138通过对G1、G2A、G2B、C、B、A与地址线A0-A19的不同连接组合,可译出任何希望的地址范围,译码的输出地址范围要根据所用存储器的容量确定。 在上例中,如果将A16经过一个非门后与G1相连,则所有的输出地址范围就变为:Y0=0 00000H01FFFH 8KY1=0 02000H03FFFH 8KY2=0 04000H05FFFH 8KY3=0 06000H07FFFH 8KY4=0 08000H09FFFH 8KY5=0 0A000H0BFFFH 8KY6=0 0C000H0DFFFH 8KY7=0 0E000H0FFFFH 8K 在上例中,如选用的存储器为4K,将A15与G1相

23、连,则所有的输出地址范围就变为: 3.4.23.4.2译码电路与存储器和译码电路与存储器和I/OI/O配合的基本原则:配合的基本原则: 1)74LS138的G2A、 G2B、G1满足表中的条件时,A、B、C三条线的组合可以得到8个输出,8个输出中只有一条线为0,其余为高。2)在硬件电路中,存储器和I/O接口电路均有一个片选控制信号CS,该信号由译码输出控制,正好满足计算机存储器和I/O接口电路片选信号低电平有效的要求,保证在任意时刻只有一个芯片被选中。3)为区别存储器和I/O接口,由G1与M/IO(存储器操作时为高,I/O操作时为低)相连接,由M/IO的逻辑状态来决定是选中存储器还是I/O接口

24、中的一项。在应用中存储器和I/O接口有各自的译码电路,由于由于M/M/IOIO的作用,的作用,存储器地址和存储器地址和I/OI/O接口的地址可以重叠。接口的地址可以重叠。CPU与WR、RD、M/IO之间的逻辑关系M/IO RD 操作 M/IO WR 操作 1 0 读存储器 1 0 写存储器 0 0 读I/O接口 0 0 写I/O接口注: WR、RD不可能同时为低电平,因为在程序指令中没有同时为即读又写的指令,但可以同时为高电平。一般在设计中将M/IO与译码电路的G2A、G2B或G1相连接,I/O接口和存储器分别有各自的译码电路,以此区别是对I/O接口还是存储器进行读写操作。3.5 80863.

25、5 8086系统中的奇偶分体原理与设计方法系统中的奇偶分体原理与设计方法SELA1A19高位库(奇址)512 KBD8D15SELA1A19低位库(偶址)512 KBD0D7A1A19A0BHED8D15D0D7奇偶分体原理图问题的提出:1、8086为16位数据线,CPU除可以对字节(8位)寻址外,还应能进行字(16位)寻址。2、存储器(RAM、ROM)均为8位数据线,故需要2片存储器才能组成16位的存储体。 如何设计存储器电路才能满足上述的要求?解决的方法: 将存储器设计成两部分,分为奇存储体和偶存储体。由于8086有20条地址线,寻址范围为1M字节,故最大可分为两个512K字节的存储体。

26、奇存储体和偶存储体决定了在设计中存储器必须奇存储体和偶存储体决定了在设计中存储器必须是成对设计。是成对设计。BHEBHE的作用:的作用:1)由于存储器(RAM、ROM)均为8位数据线,不能同时把16位数据送到数据线上,将存储器分为奇偶存储器体。2)用BHE和A0把数据分高8位和低8位,这样可以同时把16位数据送到数据线上,或从16位数据线上接收到16位数据后,分别存放到存储器的奇偶体中。3)BHE=0或1,由当前指令中地址是奇或偶决定,=0为奇地址,=1为偶地址。4)BHE的电平决定了是8位或16位的操作。5)BHE和A0参与二级译码,实现同时进行16位读/写操作。A0和BHE选择存储体的逻辑

27、关系BHEA0 传送的方式LL两个字节(一个字)LH奇地址(高8位)HL偶地址(低8位)HH不选择用A0和BHE选择存储体,选择的逻辑关系为: 当BHE为0时,选择奇地址体,当A0为0时选择偶地址体。 当“对准”时,如是字访问,则BHE和A0同时为0。1、偶体同CPU的低8位数据线D0D7相连,奇体同CPU的高8位数据线D8D15相连。2、地址总线的A19A1(19条线,寻址范围为512K),与两个存储体的A18A0A18A0相连接。3、为保证地址连续,同时有两个存储器芯片。3.5.1 存储器分为奇偶存储器体的基本原理实际物理地址空间奇地址空间偶地址空间00000000010000200003

28、00004000050000600001000030000500007000090000B0000D00000000020000400006000080000A0000C=BHEA0D15D8D0D7存储体的实际分库示意512K512K1M若字单元地址从偶地址偶地址开始,只需访问一次存储器一次存储器若字单元地址从奇地址奇地址开始,要访问两次存储器两次存储器 4、8086访问一个字时,如果访问的地址为偶地址,则用一个总线周期完成访问,如果访问的地址为奇地址,则要用两个连续的总线周期,每个周期访问一个字节。5、要访问字的地址是偶地址称为“对准”,为规则存取,CPU只用一个总线周期就可完成对该字的访

29、问。若字单元地址从偶地址偶地址开始,只需访问一次存储器一次存储器6、访问的地址是奇地址时,为“末对准”,称为不规则存取,用两个总线周期,在第一个总线周期BHE=0(CPU自动送出该信号),CPU把该字的高8位送到数据总线的低8位上,使字节发生交换,写入偶地址存储体中,然后在第二个总线周期时,送出该地址加1的偶地址(自动完成),同时A0=0,BHE=1,CPU把该字的低8位送到总线的高8位上,又使字节发生交换写入奇地址存储体中。 读写过程不同若字单元地址从奇地址奇地址开始,要访问两次存两次存储器储器 偶地址(存储器的引脚连法)偶地址(存储器的引脚连法) A4 A3 A2 A1 A0 (地址总线)

30、 A3 A2 A1 A0 (存储器地址线) 0 0 0 0 0 0000H 0 0 0 1 0 0002H 0 0 1 0 0 0004H 0 0 1 1 0 0006H A0为0,为偶地址体,将地址总线的A1接到存储器的A0。每个存储单元仍然有一个唯一的地址。注意:这种奇偶分体的设计方法把一个连续的地址编号分为奇偶两个部分,给定存储容量后,存储器容量没变,但其地址编号扩大了一倍!奇地址(存储器的引脚连法)奇地址(存储器的引脚连法) A4 A3 A2 A1 A0 (地址线总线) A3 A2 A1 A0 (存储器地址线) 0 0 0 0 1 0001H 0 0 0 1 1 0003H 0 0 1

31、 0 1 0005H 0 0 1 1 1 0007H A0全为1,为奇地址体,每个存储单元仍然有一个唯一的地址。 存 储 器A0A1 A2 A3 A4ANAN-1A1 A2A3A4ANA5AN+1存储器与地址总线硬件电路连接图注意:A0和BHE作为二级译码使用3.5.3 存储器设计中对ROM和RAM的要求 为满足复位后8086能按CS=FFFFH与IP=0000H所指定的位置取出第一条指令,设计时应有FFFF0H的ROM存储地址,所以应从最低层开始设计ROM的存储范围,要让高位地址为全1。 RAM需从最上层设计,即要从00000H的位置开始向下设计,因为8086的中断向量表(服务程序的入口地址

32、)位于RAM的00000H-00FFFH 范围。存储器设计中对RAM的要求: RAM需从最上层设计,即要从00000H的位置开始向下设计,因为8086的中断服务程序的地址位于RAM的00000H-00FFFH 范围。A15+G2BA16A17A18A198KRAM的设计方法G2B=A19+A18+A17+A16+A15全为0时,输出为0存储器设计中对ROM的要求: 为满足复位后8086能按CS=FFFFH与IP=0000H所指定的位置取出第一条指令,在设计时应有FFFF0H的ROM存储地址,所以应从最低层开始设计ROM的存储范围,要让高位地址为全1。8KROM的设计方法G2B=A19.A18.

33、A17.A16.A15全为1时,输出为0A15&G2BA16A17A18A19存储器设计基本要求存储器设计基本要求: :1)存储器分RAM和ROM,RAM有读写,要考虑RD、WR的作用,ROM只读,只考虑RD的作用。2)为区分奇偶体,将译码器分为奇地址译码器和偶地址译码器。3)用M/IO=1 选定为对存储器读写操作。在进行读写操作时始终有RD、WR中的一位为低,所以这三个信号可作为译码控制使用。4)A0=0时,访问偶存储体,A0=1时,偶存储体不工作,而此时BHE=0,奇存储体被选中。A0和BHE的状态由当前指令决定。 5)那一片存储器工作完全由译码器决定,保证了所选存储器芯片的唯一性。6)各

34、芯片的地址分配由译码器的控制端决定。7) A0=0、BHE作为二级译码。RAMRAM的地址范围的地址范围 6264 8K 6264 8K 有有1313条地址线条地址线A12A12A0A0,地址译码设计方法地址译码设计方法G1 G2A G2B C B AM/IO A1917 A16 A15 A14 A13-A1 A0 HBE (地址总线地址) A12-A0 (存储器引脚地址) 1 00 0 0 0 X-X 0 1 (1)Y0=0 00000-03FFEH 1 00 0 0 0 X-X 1 0 (2)Y0=0 00001-03FFFH 0 0 Y0=0 00000-03FFFH 1 00 0 0

35、1 X-X 0 1 (3)Y1=0 04000-07FFEH 1 00 0 0 1 X-X 1 0 (4)Y1=0 04001-07FFFH 0 0 Y1=0 04000-07FFFH 设计举例1):RAM为32K,选6264 ,需4片,两片做奇地址,两片做偶地址。 RAM的物理地址范围:00000-07FFFH奇8K偶8K偶8K奇8K 注意:这里奇和偶地址的译码范围占用了16K的地址空间! 1)RAM地址译码器设计 ROM的地址范围 选用2716 2K 有11条地址线A100 G1 G2A、B C B AM/IO A1915 A14 A13 A12 A11-A1 A0 HBE (地址总线地址) A10-A0 (存储器引脚地址) 1 11 1 1 0 X-X 0 1 (5)Y6=0 FE000-FEFFEH 1 11 1 1 0 X-X 1 0 (6)Y6=0 FE001-

展开阅读全文
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

网站客服QQ:2880490353     

copyright@ 2020-2023  renrendoc.com 人人文库版权所有   联系电话:18081923626

备案号:蜀ICP备2022000484号-2       经营许可证: 川B2-20220663       公网安备川公网安备: 51019002004831号

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知人人文库网,我们立即给予删除!