第2章典型微处理器

1、1 本章主要教学内容本章主要教学内容 8086微处理器内部组成、寄存器结构微处理器内部组成、寄存器结构 8086微处理器的外部引脚特性和作用微处理器的外部引脚特性和作用 8086微处理器的存储器和微处理器的存储器和I/O组织组织 8086的时序和总线概念以及最小的时序和总线概念以及最小/最大工作方式最大工作方式第第3章章80868086微处理器微处理器 2 3.1 8086结构与特点结构与特点16位HMOS工艺3.9万只晶体管40条引脚双列直插式封装时钟频率为5MHz10MHz基本指令的执行时间为0.3ms0.6ms。80868086微处理器微处理器 3 组成结构 引脚功能 操作时序第第3章章

2、80868086微处理器微处理器 4Intel 8086微处理器内部安排了两个逻辑单元，即执行部件EU（Execution Unit）和总线接口部件BIU（Bus Interface Unit），其组成结构如图3-1所示。第第3章章80868086微处理器微处理器 AH ALBH BLCH CLDH DL SP BP DI SI通通用用寄寄存存器器运算寄存器运算寄存器ALU标志标志执行部分执行部分控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP 内部寄内部寄存器存器I/O控制控制电路电路地址加地址加法器法器20位位16位位8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部

3、件执行部件总线接口部件总线接口部件8086CPU结构图结构图6 3.1.1 执行部件执行部件EU 执行部件EU 负责指令的译码、执行和数据运算，它由算术逻辑单元（ALU）、8个通用寄存器，1个状态标志寄存器、1个数据暂存寄存器和EU控制电路等组成。 执行部件EU的基本功能是：从总线接口部件BIU的指令队列中取出指令代码，经过指令译码器译码后执行该指令所规定的操作功能。EU中的各个部件都通过16位的ALU数据总线连接在一起，在内部可实现快速的数据传输。 第第3章章80868086微处理器微处理器 7 3.1.2 总线接口部件总线接口部件BIU BIU负责从内存单元预取指令送往指令队列，或者在EU

4、执行指令时负责传送数据。它由4个段寄存器、8个通用寄存器，1个指令指针寄存器、1个地址加法器、指令队列和总线控制逻辑组成。 执行部件BIU的基本功能是：根据EU的请求，完成CPU与存储器或I/O设备间的数据传送，包括补充指令队列、访问内存或外设中的操作数、响应外部的中断请求和总线请求。第第3章章80868086微处理器微处理器 8 3.1.3 指令的流水线指令的流水线 第第3章章80868086微处理器微处理器 -t0-t1-t2-t3-t4- T 非流水线非流水线流水线流水线在t0t4时间间隔中，8085执行了2条指令。在t0t4时间间隔中，理想情况下 ，8086可执行3条指令。9 3.1.

5、3 指令的流水线指令的流水线 EU执行指令，BIU取指令、取操作数和写结果，各自独立工作，多数情况下取指令与执行指令可以重叠进行。指令队列有2字节空余，BIU自动从内存补充先进先出队列满，BIU等待（极少）控制转移指令，指令队列清空重填第第3章章80868086微处理器微处理器 10 3.1.4 8086的寄存器的寄存器 8086CPU中可供编程使用的有14个16位寄存器，按其用途可分为8个通用寄存器、2个控制寄存器和4个段寄存器，如图2-2所示。第第3章章80868086微处理器微处理器 11累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器计数寄

6、存器数据寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器指令指针寄存器标志寄存器代码段寄存器段寄存器附加段寄存器堆栈段寄存器数据寄存器地址指针和变址寄存器控制寄存器通用寄存器数据段寄存器121. 段寄存器和存储器分段13（1）代码段（代码段（Code SegmentCode Segment）：）：用来存放程序和常数。系统在取指时将寻址代码段，其段地址和偏移地址分别由段寄存器CS和指令指针IP给出。（2） 数据段（数据段（Data SegmentData Segment）：）：用于数据的保存。用户在寻址该段内的数据时，可以缺省段的说明，其偏移地址可通过多种寻址方式形成。第第3章章80

7、868086微处理器微处理器 14（3）堆栈段（堆栈段（Stack SegmentStack Segment）：）：“堆栈”是数据的一种存取方式，按照“先进后出”的方式操作。堆栈指针SP用来指示栈顶。堆栈为保护、调度数据提供了重要的手段。系统在执行栈操作指令时将寻址堆栈段，这时，段地址和偏移地址分别由段寄存器SS和堆栈指针SP提供。（4）附加数据段（附加数据段（Extra SegmentExtra Segment）：）：该段用于数据的保存。用户在访问段内的数据时，其偏移地址同样可以通过多种寻址方式来形成，但在偏移地址前要加上段的说明（即段跨越前缀ES）。第第3章章80868086微处理器微处理

8、器 15存储器分段存储器分段寄存器均为16位需要访问1M内存（1M=220B）分成多段，每段64K（64K=216B）段地址：低4位为0，16的整数倍，段基址偏移地址：偏移量逻辑地址：2000H:2000H物理地址：地址加法器 物理地址=段基址X16+偏移地址 第第3章章80868086微处理器微处理器 16 00000H 图 2-7 存 储 器 分 段 示 意 图 逻 辑 段 1 起 点 逻 辑 段 2 起 点 逻 辑 段 3 起 点 逻 辑 段 4 起 点 FFFFFH 逻 辑 段 1 64K B 逻 辑 段 2 64K B 逻 辑 段 3 64K B 逻 辑 段 4 64K B 172.

9、通用数据寄存器 第第3章章80868086微处理器微处理器 183.变址寄存器 8086的变址寄存器都是16位寄存器，一般用来存放偏移地址，4个寄存器的功能如下：SP：堆栈指针寄存器，保存位于当前堆栈段中的数据，其内容为栈顶的偏移地址。BP：基址指针寄存器，在访问内存时存放内存单元的偏移地址，或用来存放位于堆栈段中的一个数据区基址的偏移地址。SI：源变址寄存器，用来存放源操作数的偏移地址。DI：目的变址寄存器，用来存放目的操作数的偏移地址。 第第3章章80868086微处理器微处理器 19204.指令指针寄存器 由于指令代码是存放在存储器的代码段中，代码段寄存器CSCS指示代码段指示代码段的开

10、始，16位指令指针寄存器IPIP用来指示当用来指示当前指令在代码段的偏移位置前指令在代码段的偏移位置。CPU利用CS和IP取得要执行的指令，然后修改IP中的内容，使之指向BIU要取的下一条指令的偏移地址。 指令序列执行时，每取一次指令IP就自动加1，这样保证按顺序取出指令并执行相应操作。第第3章章80868086微处理器微处理器 215. 标志寄存器FLAG FLAG用于反映指令执行结果或控制指令执行的形式。它是一个16位的寄存器，共有9个可用的标志位，其余7个位空闲不用。各种标志按作用可分为两类：6个状态标志：个状态标志：CF-进位标志 ；PF-奇偶标志 ；AF-辅助进位标志； ZF-零标志

11、 ；SF-符号标志 ；OF-溢出标志 3个控制标志：个控制标志：TF-陷阱标志或单步操作标志 ：IF-中断允许标志； DF-方向标志 第第3章章80868086微处理器微处理器 223.2 8086的总线周期概述n指令周期：指令周期：读取1条指令并执行该指令所需的时间。n总线周期：总线周期：CPU通过总线对存储器或I/O端口进行一次访问所需的时间。n时钟周期：时钟周期：CPU的基本时间计量单位，由计算机主频决定。（T1，T2，T3，T4，Tw，Ti）23nT1：地址信息nT2：总线周期状态信息nT3：数据nTw：等待nT4：总线周期结束nTi：空闲243.3.1 8086系统工作模式最小工作模

12、式：最小工作模式：只有8086单独一个CPU。最大工作模式：最大工作模式：8086作为主处理器，8087或8089作为协处理器。8087：专用于数值运算8089： 专用于输入/输出处理 第第3章章3.3 8086工作模式和引脚特性工作模式和引脚特性253.3.2 8086引脚特性 8086CPU具有40个引脚，采用双列直插式的封装形式。数据总线为16条，地址总线为20条，其余为状态线、控制信号线、电源、地线等。地址/数据总线采用了分时复用方式，即一部分引脚具有双重功能，例如AD15AD0这16个引脚，有时传送数据信号，有时可输出地址信号。 第第3章章3.3 8086工作模式和引脚特性工作模式和

13、引脚特性26n引脚功能：n传送方向：输入、输出、双向n逻辑状态：正逻辑、负逻辑；电平、边沿、脉冲。 高电平 低电平 上升沿 下降沿 脉冲27图3-4 8086CPU引脚图28n最小模式下1-40引脚n电源地线：Vcc（1）、GND（20、40）n地址/数据总线：AD0-AD15（2-16，39）n地址/状态总线：A19/S6-A16/S3（35-38）n控制总线：17-19，21-23，24-31n最大模式24-31引脚293031323.4 8086 CPU系统结构n3.4.1 典型相关芯片 8282：8位锁存器1. 8286：双向三态驱动器33n3.4.2 最小模式系统组成34n3.4.3

14、 最大模式系统组成35363.4.4 存储器和存储器和I/O组织组织1. 存储器组织存储器内部是按字节进行组织的，两个相邻的字节被称为一个“字”。 8086CPU在组织1M字节的存储器时，其存储空间被分成两个512K字节的存储体：固定与CPU的低位字节数据线D7D0相连的称为低字节存储体，该存储体中的每个地址均为偶数；固定与CPU的高位字节数据线D15D8相连的称为高字节存储体，该存储体中的每个地址均为奇数。两个存储体之间采用字节交叉编址方式。 第第3章章80868086微处理器微处理器 3738394000001H 00000H00003H 00002H00005H 00004H 512K8

15、（位）512K8（位） 高字节存储体 低字节存储体 (奇地址存储体)(偶地址存储体) （A0=1）（A0=0） FFFFDH FFFFCHFFFFFH FFFFEH8086存储器的分体结构413.1.5 总线操作及时序总线操作及时序 8086CPU的操作是在时钟CLK统一控制下进行的，以便使取指令和传送数据能够协调地工作。 8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程，称为总线操作，执行该操作所需要的时间，称为总线周期。一个总线周期通常包括T1、T2、T3、T4状态，即4个时钟周期。不同的总线操作需要不同的总线信号，对这些信号的变化进行时间顺序的描述称为“总线时序”

16、 第第3章章80868086微处理器微处理器 4218284A时钟信号发生器时钟信号发生器 8284A是Intel公司专为8086设计的时钟信号发生器，能产生8086所需的系统时钟信号，即系统主频。8284A除提供恒定的时钟信号外，还对外界输入的准备就绪信号RDY和复位信号进行同步操作。 8284A芯片的引脚特性如图2-9所示。 第第3章章80868086微处理器微处理器 43 READY 1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10 8284A CSYNC PCLK AEN1 RDY1 RDY2 AEN2 CLK GND VCC X1 X2 ASY

17、NC EFI F/C OSC RES RESET 图 3-12 8284 引脚特性 图2-9 8284A引脚特性44其工作原理简述如下：当外界的准备就绪信号RDY输入8284A，经时钟下降沿同步后，输出READY信号作为8086的准备就绪信号；外界的复位信号输入8284A，经整形并由时钟的下降沿同步后，输出RESET信号作为8086的复位信号，其宽度不得小于4个时钟周期。采用脉冲发生器作为振荡源时只需将脉冲发生器的输出端和8284A的EFI端相连，引脚F/接为高电平即可；采用石英晶体振荡器作为振荡源时只需将晶体振荡器连在8284A的X1和X2两端，将引脚F/接地即可。不管采用哪种方法，8284

18、A输出的时钟频率CLK应该是振荡源频率的1/3，振荡源频率经过驱动后，再由OSC端输出供系统使用。 第第3章章80868086微处理器微处理器 45 3.80863.8086总线周期总线周期 通常，计算机执行一条指令所需要的时间称为一个指令周期。而一个指令周期是由若干个总线周期所组成的，一个总线周期是CPU通过总线与存储器或外部设备进行一次数据传输所需的时间。 为了保证总线的读/写操作，8086的总线周期至少要由4个时钟周期组成，每个时钟周期称为T状态。时钟周期是CPU的基本时间计量单位，由主频决定。对于8086来讲，其主频为5MHz，故一个时钟周期为200ns。 第第3章章80868086微处理器微处理器 46第第3章章38086CPU的最小/最大工作模式 Intel公司在设计8086CPU芯片时，为了适应各种应用场合，构成不同规模的微型计算机系统，规定了两种工作模式，即最小工作模式和最大工作模式。通过CPU的第33条引脚MN/来控制。（1）最小