微电子学概论5章1-2

1、微电子学概论第五章集成电路设计5.1 集成电路设计特点集成度与设计成本集成度（门/chip)设计成本/总成本（%）5.1 集成电路设计特点集成度与设计工作量(人工)集成度（ tr/chip)设计工作量（人年）集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求 集成电路的设计过程: 设计创意 + 仿真验证集成电路芯片设计过程框架是功能要求行为设计（ VHDL ）行为仿真综合、优化网表时序仿真布局布线版图后仿真否是否否是交货设计业设计的基本过程 功能设计 逻辑和电路设计 版图设计 集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。

2、 设计与制备之间的接口：版图 集成电路设计特点及设计信息描述 典型设计流程 典型的布图设计方法及可测性设计技术5.1.1 设计特点 什么是集成电路？ 把组成电路的元件、器件以及相互间的连线做在单个芯片上，封装到管壳中，通过外部的引脚完成电路功能。什么是集成电路设计？ 根据电路功能和性能的要求，在正确选择电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。5.1 IC设计特点和设计信息描述设计特点和设计信息描述 什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解

3、到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统一般来说，级别越高，抽象程度越高；级别越低，细节越具体。5.1.1 设计特点设计特点 (与分立电路相比) 对设计正确性提出更为严格的要求 测试问题 版图设计，布局布线 分层分级设计 (阶层的设计) 和模块化设计5.1.1 设计特点从层次和域表示分层分级设计思想域：行为域：集成电路的功能结构域：集成电路的逻辑和电路组成物理域：集成电路掩膜版的几何特性物理特性的具体实现层次：系统级，算法级，寄存器传输级 (也称 RTL 级),逻辑级与电路级5.1.1 设计特点行

4、为域结构域系统的分层分级物理域芯片模块宏单元标准单元掩模单元晶体管门寄存器处理器处理器电路逻辑寄存器算法级系统级系统描述 布尔方程微分方程算法描述RTL 描述5.1.1 设计特点5.1.1 设计特点系统行为域结构域物理域系统级性能描述CPU 、存储器、控制器等芯片、电路板、子系统算法级I/O算法处理器子系统部件间的物理连接RTL级状态表ALU 、寄存器、 MUX芯片、宏单元逻辑级布尔方程门、触发器单元布图电路级微分方程晶体管、电阻、电容晶体管布图分类内容语言（ VHDL,Verilog 等）功能描述设计图功能设计功能图逻辑设计逻辑图电路设计电路图版图设计符号图版图5.1.2设计信息描述设计信息

5、描述的几种方法VHDL 描述语言功能设计一=b逻辑设计 电路设计 版图设计5.1.2设计信息描述R1R2VccVinVoutGND版图地VoutVinR1VccR25.1.2设计信息描述自顶向下设计（ top-down)（1）系统功能设计（2）逻辑与电路设计（3）版图设计5.2 IC设计流程系统要求性能功能描述逻辑电路版图制版，圆片制作系统编译逻辑与电路编译版图编译数据库5.2 IC设计流程系统功能设计 输出：语言或功能图 软件支持：多目标多约束条件优化问题 无自动设计软件 仿真软件： VHDL 仿真器,Verilog 仿真器5.2.1 系统功能设计 算法级：包含算法级综合：将算法级描述转 换

6、到 RTL 级描述 综合：通过附加一定的约束条件从高一级 设计层次直接转换到低一级设计层 次的过程逻辑级：较小规模电路5.2.1 系统功能设计功能块划分原则： 既要使功能块之间的连线尽可能地少，接口清晰，又要求功能块规模合理，便于各个功能块各自独立设计同时在功能块最大规模的选择时要考虑设计软件可处理的设计级别。5.2.1 系统功能设计概念：满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构过程：A. 数字电路： 在RTL 级描述通过逻辑综合软件得到门级逻辑网表（连接关系）再用逻辑模拟与验证，时序分析和优化完成 5.2.2 逻辑与电路设计 电路实现（包括满足电路性能要求的电路结构和元件

7、参数)：调用单元库完成； 没有单元库支持：对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库5.2.2 逻辑与电路设计 B. 模拟电路：尚无良好的综合软件 RTL 级仿真通过后，根据经验进行电路设计 5.2.2 逻辑与电路设计电路模拟与验证原理图输入模拟单元库单元库：一组单元电路的集合 经过优化设计、并通过设计规则检查和反复工艺验证，能正确反映所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。元件门元胞宏单元（功能块）基于单元库的描述：层次描述单元库可由厂家提供，可由用户

8、自行建立5.2.2 逻辑与电路设计概念：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图。集成电路设计的最终输出。什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。版图与所采用的制备工艺紧密相关5.2.3 版图设计版图设计过程：由底向上过程 主要是布局布线过程 布局：将模块安置在芯片的适当位置，满足一定目标函数对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。 布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线布线均匀，优化连线长度、保证布

9、通率。5.2.2版图设计版图设计过程大多数基于单元库实现（ 1 ）全自动软件自动转换到版图，可人工调整（规则芯片）（ 2 ）半自动布图规划工具 人工进行布图规划： 物理划分，芯片面积和形状，单元区位置，功能块的面积形状和相对位置，输入输出位置， 然后自动布线。（ 3 ）全人工版图设计：人工布图规划，提取单元，人工布局布线（由底向上：小功能块到大功能块）5.2.2版图设计单元库中基本单元较小的功能块总体版图版图检查与验证布局布线布局布线较大的功能块布局布线布图规划人工版图设计典型过程5.2.3版图设计设计规则：版图几何尺寸的绝对量大小以及各层版图之间的对应关系作用：(1)使得版图设计合理(2)减

10、少设计的个人差、随意性以及失误(3)便于计算机自动设计和检查(4)不懂工艺也能够设计版图5.3 IC设计规则设计规则的例子（双极）宽度发射极宽度 5引线孔宽度 3电阻条宽度 5隔离槽宽度 5引线宽度 内5/外10间隔 发射极-基区边缘 5引线孔-边缘 5掺杂区-隔离槽 10引线-引线孔 2 引线-引线 5设计规则的例子（ Al 栅 MOS)宽度沟道长度 L 3 引线孔宽度 3引线宽度 5间隔有源区间隔 10引线孔-有源区边缘 3 栅覆盖有源区 2引线-覆盖引线孔 2引线-引线间隔 5SGDp-Si小结：（1）集成电路设计特点：准确、可测、版图、分层，（学术、技术、艺术）（2）5层次，3个域（3

11、）描述方法：功能，逻辑，电路，版图（4）设计流程：自顶向下-系统、逻辑、版图（5）版图设计：自下向顶。单元库，经验，CAD（6）设计规则：相对标准（），绝对（微米）5.4 集成电路设计方法5.4.1 全定制Ct=Cd/V+Cp/yn当 V 大时，设计费用降低，适合用全定制电路当 V 小时，半定制5.4 集成电路设计方法5.4.2 门阵列门布署ASIC(申请 - Spesific 集成电路)门阵列标准单元积木块可编程逻辑器件优点：适合小批量，多品种，降低设计成本缩短设计时间大部分工艺已经在电路设计之前完成。5.4.2 互补型金属氧化半导体门阵列: 互补型金属氧化半导体倒相器相对VddVinVoutpnVinVoutVdd相对5.4.2 互补型金属氧化半导体门阵列: 互补型金属氧化半导体倒相器相对VddG1G2G3PN单元之间的通道5.4.2 互补型金属氧化半导体门阵列: 互补型金属氧化半导体倒相器相对VddG1G2A1A2A3A1A2A3YVdd相对Y门阵列设计小结 引线孔以前的工艺完全作好，形成母片 根据电路要求设计引线孔 开引线孔，金属布线： 2 块版电路要求逻辑网表布线版图逻辑模拟版图检查母片单元库制版，圆片制作门阵列的优点 设计周期短，成本低门阵列的缺点 门利用率低，灵活性差，布通