【5A文】静电放电ESD保护的详解

1、5A版优质实用文档静电放电（ESD ）保护的详解先来谈静电放电（ESD:ElectrostaticDischarge）是什么？这应该是造成所 有电子元器件或集成电瞒统造成过度电应力破坏的主要元凶。因为静电通常瞬 间电压非常高（几千伏），所以这种损伤是毁灭性和永久性的，会造成电路直接 烧毁。所以预防静电损伤是所有IC设计和制造的头号难题。静电，通常都是人为产生的，如生产、组装、测试、存放、搬运等过程中都 有可能使得静电累积在人体、仪器或设备中，甚至元器件本身也会累积静电，当 人们在不知情的情况下使这些带电的物体接触就会形成放电路径，瞬间使得电子 元件或系统遭到静电放电的损坏（这就是为什么以前修电

2、脑都必须要配戴静电环 托在工作桌上，防止人体的静电损伤芯片），如同云层中储存的电荷瞬间击穿云 层产生剧烈的闪电，会把大地劈开一样，而且通常都是在雨天来临之际，因为空 气湿度大易形成导电通到。,HBMCDMresMarkingHSM那么，如何防止静电放电损伤呢？首先当然改变坏境从源头减少静电（比如 减少摩擦、少穿羊毛类毛衣、控制空气温湿度等），当然这不是我们今天讨论的 重点。kVI 爨 ,HBMCDMresMarkingHSM那么，如何防止静电放电损伤呢？首先当然改变坏境从源头减少静电（比如 减少摩擦、少穿羊毛类毛衣、控制空气温湿度等），当然这不是我们今天讨论的 重点。kVI 爨 1.5 kD小

3、口川150 pF RcDM T。口 VCMapprox.%即#105A版优质实用文档5A版优质实用文档如何在电路里面涉及保护电路者外界有静电的时候我们的电子元器件或系 统能够自我保护避免被静电损坏(其实就是安装一个避雷针)。这也是很多IC设 计和制造业者的头号难题，很多公司有专门设计ESD的团队，今天我就和大家 从最基本的理论讲起逐步讲解ESD保护的原理及注意点，你会发现前面讲的PN 结/二极管、三极管、MOS管、snap-back全都用上了。以前的专题讲解PN结二极管理论的时候，就讲过二极管有一个特性：正向 导通反向截止，而且反偏电压继续增加会发生雪崩击穿而导通，我们称之为钳位 二极管(Cl

4、amp)。这正是我们设计静电保护所需要的理论基础，我们就是利用这 个反向截止特性让这个旁路在正常工作时处于断开状态，而外界有静电的时候这 个旁路二极管发生雪崩击穿而形成旁路通路保护了内部电路或者栅极(是不是类 似家里水槽有个溢水口，防止水龙头忘关了导致整个卫生间水灾)。那么问题来了，这个击穿了这个保护电路是不是就彻底死了？难道ST次性 的？答案当然不是。PN结的击穿分两种，分别是电击穿和热击穿，电击穿指的 是雪崩击穿(低浓度)和齐纳击穿(高浓度)，而这个电击穿主要是载流子碰撞电离 产生新的电子-空穴对(electron-hole)，所以它是可恢复的。但是热击穿是不可 恢复的，因为热量聚集导致硅

5、(Si)被熔融烧毁了。所以我们需要控制在导通的瞬 间控制电流，一般会在保护二极管再串联一个高电阻，另外，大家是不是可以举一反三理解为什么ESD的区域是不能formSilicide的？还有给大家一个理论，ESD通常都是在芯片输入端的Pad旁 边，不能在芯片里面，因为我们总是希望外界的静电需要第一时间泄放掉吧，放 在里面会有延迟的(关注我前面解剖的那个芯片PAD旁边都有二极管。甚至有放 两级ESD的，达到双重保护的目的。根据静电的产生方式以及对电路的损伤模式不同通常分为四种测试方式:人体放电模式(HBM:Human-BodyModel)、机器放电模式(MachineModel)、元件充 电模式(C

6、DM:Charge-DeviceModel)、电场感应模式5A版优质实用文档5A版优质实用文档（FIM:Field-InducedModel），但是业界通常使用前两种模式来测试 （HBM,MM）。1、人体放电模式但8乂）：当然就是人体摩擦产生了电荷突然碰到芯片释放的电 荷导致芯片烧毁击穿，秋天和别人触碰经常触电就是这个原因。业界对HBM的 ESD标准也有迹可循（MIL-STD-883Cmethod3015.7等效人体电容为100pF， 等效人体电阻为1.5Kohm），或者国际电子工业标准（EIA/JESD22-A114-A）也有 规定，看你要follow哪一份了。如果是MIL-STD-883C

7、method3015.7，它规 定小于2kV 的则为 Class-1，在 2kV4kV 的为 class-2，4kV16kV 的为 class-3。2、机器放电R（MM）:当然就是机器（如robot）移动产生的静电触碰芯片时由 pin 脚释放 次标准为 EIAJ-IC-121method20（或者标准 EIA/JESD22-A115-A）， 等效机器电阻为0（因为金属），电容依旧为100pF。由于机器是金属且电阻为0， 所以放电时间很短，几乎是ms或者us之间。但是更重要的问题是，由于等效 电阻为0，所以电流很大，所以即使是200V的MM放电也比2kV的HBM放 电的危害大。而且机器本身由于有

8、很多导线互相会产生耦合作用，所以电流会随 时间变化而干扰变化。5A版优质实用文档5A版优质实用文档ESD的测试方法类似FAB里面的GOI测试指定pin之后先给他一个ESD 电压，持续一段时间后，然后再回来测试电性看看是否损坏，没问题再去加一个 step的ESD电压再持续一段时间，再测电性，如此反复直至击穿，此时的击穿 电压为ESD击穿的临界电压(ESDfailurethresholdVoltage)。通常我们都是给 电路打三次电压(3zaps)，为了降低测试周期，通常起始电压用标准电压的 70%ESDthreshold，每个step可以根据需要自己调整50V或者100V。.Stressnumb

9、er=3Zaps.(5Zaps,theworstcase).Stressstep VESD=50V(100V)forVZAP1000V.StartingVZAP=70%ofaveragedESDfailurethreshold(VESD)另外，因为每个chip的pin脚很多，你是一个个pin测试还是组合pin测 试，所以会分为几种组合：I/O-pin 测试(InputandOutputpins)、pin-to-pin 测试、Vdd-Vss测试(输入端到输出端)、Analog-pin。1.I/Opins :就是分别对input-pin和output-pin做ESD测试，而且电荷有正 负之分，所以

10、有四种组合：input+正电荷、input+负电荷、output+正电荷、5A版优质实用文档5A版优质实用文档output+负电荷。测试input时候，则output和其他pin全部浮接什封四), 反之亦然。 ESD stress on the input or output pins with theVDD or VSS pins relatively grounded :(1) PS-mode(2) NS-modePD-modeND-modePD-modeND-modeVDDVSS=二VDDVSS=二2.pin-to-pin测试:静电放电发生在pin-to-pin之间形成回路，但是如果要每

11、每 两个脚测试组合太多，因为任何的I/O给电压之后如果要对整个电路产生影响一 定是先经过VDD/Vss才能对整个电路供电，所以改良版则用某一 I/O-pin加正 或负的ESD电压，其他所有I/O 一起接地，但是输入和输出同时浮接(Floating)。5A版优质实用文档5A版优质实用文档3、Vdd-Vss之间静电放电：只需要把Vdd和Vss接起来，所有的I/O全部浮 接什102节叫)，这样给静电让他穿过Vdd与Vss之间。 VDD-to-VSS ESD Stress : Positive-modeVesd Positive-modeVesd Negative-modeVesd4、Analog-p

12、in放电测试：因为模拟电路很多差分比对(DifferentialPair)或者 运算放大器(OPAMP)都是有两个输入端的，防止一个损坏导致差分比对或运算 失效，所以需要单独做ESD测试，当然就是只针对这两个pin，其他pin全部 浮接(floating)。5A版优质实用文档5A版优质实用文档ESD的原理和测试部分就讲到这里了，下面接着讲Process和设计上的 factor随着摩尔定律的进一步缩小，器件尺寸越来越小，结深越来越浅，GOG越 来越薄，所以静电击穿越来越容易，而且在Advance制程里面，Silicide引入 也会让静电击穿变得更加尖锐，所以几乎所有的芯片设计都要克服静电击穿问

13、题。0%*3*6601234DRAIN CONTACT TO GATE (DCG) SPACINGFEATURE SIZE静电放电保护可以从FAB端的Process解决，也可以从IC设计端的 Layout来设计，所以你会看到Prcess有一个ESD的optionlayer，或者 Designrule里面有ESD的设计规则可供客户选择等等。当然有些客户也会自己 根据SPICEmodel的电性通过layout来设计ESD。1制程上的ESD :要么改变PN结，要么改变PN结的负载电阻，而改变PN 结只能靠ESDMP 了，而改变与PN结的负载电阻，就是用non-silicide或者 串联电阻的方法了。

14、1)Source/Drain的ESDimplant:因为我们的LDD结构在gatepoly两边很 容易形成两个浅结，而这个浅结的尖角电场比较集中，而且因为是浅结，所以它5A版优质实用文档5A版优质实用文档与Gate比较近，所以受Gate的末端电场影响比较大，所以这样的LDD尖角在 耐ESD放电的能力是比较差的(4kV)。但是这样 的话这个额外的MOS的Gate就必须很长防止穿通(punchthrough)，而且因 为器件不一样了，所以需要单独提取器件的SPICEModel。ESO ImplantI i I I i uu -|U|HBM ESD Robustness = 1KVI i I I i

15、 uu -|U|HBM ESD Robustness = 1KVJunction depth = 0.22 0.25j.lth HBM ESD Robustness = 4KV(0,6-pmCMOS Process)SourceDrainJunction depth 2)接触孔(8或21)的ESDimplant:在LDD器件的N+漏极的孔下面打一个P+的硼，而且深度要超过N+漏极(drain)的深度，这样就可以让原来Drain的击穿电压降低(8V-6V)，所以可以在LDD尖角发生击穿之前先从Drain击穿 导走从而保护Drain和Gate的击穿。所以这样的设计能够保持器件尺寸不变， 且MOS结

16、构没有改变，故不需要重新提取SPICEmodel。当然这种智能用于 non-silicide制程，否则contact你也打不进去implant。5A版优质实用文档5A版优质实用文档3)SAB(SAlicideBlock): 一般我们为了降低MOS的互连电容，我们会使用 silicide/SAlicide制程，但是这样器件如果工作在输出端，我们的器件负载电阻 变低，外界ESD电压将会全部加载在LDD和Gate结构之间很容易击穿损伤，所以在输出级的MOS的Silicide/Salicide我们通常会用SAB(SAlicideBlock) 光罩挡住RPO，不要形成silicide，增加一个photo

17、layer成本增加，但是ESD 电压可以从1kV提高到4kV。Silicided-DiKusion Blocking Region4)串联电阻法：这种方法不用增加光罩，应该是最省钱的了，原理有点类似第三 种(SAB)增加电阻法，我就故意给他串联一个电阻(比如Rs_NWSilicided-DiKusion Blocking Region4)串联电阻法：这种方法不用增加光罩，应该是最省钱的了，原理有点类似第三 种(SAB)增加电阻法，我就故意给他串联一个电阻(比如Rs_NW，或者HiR，等)，O/PPad这样也达到了 SAB的方法。5A版优质实用文档5A版优质实用文档2设计上的ESD :这就完全靠

18、设计者的功夫了，有些公司在设计规则就已经提 供给客户solution 了，客户只要照着画就行了，有些没有的则只能靠客户自己 的designer 了，很多设计规则都是写着这个只是guideline/reference，不是 guarantee 的。一般都是把 Gate/Source/Bulk 短接在一起，把 Drain 结在 I/O 端承受ESD的浪涌(surge)电压，NMOS称之为 GGNMOS(Gate-GroundedNMOS)，PMOS称之为GDPMOS(Gate-to-DrainPMOS)。以NMOS为例，原理都是Gate关闭状态，Source/Bulk的PN结本来是 短接0偏的，当

19、I/O端有大电压时，则Drain/BulkPN结雪崩击穿，瞬间bulk 有大电流与衬底电阻形成压差导致Bulk/Source的PN正偏，所以这个MOS 的寄生横向NPN管进入放大区(发射结正偏，集电结反偏)，所以呈现Snap-Back 特性，起到保护作用。PMOS同理推导。11带据座第驾的雪崩匿工作救前四，背大插羊为最流孑连向这个原理看起来简单，但是设计的精髓(know-how)是什么？怎么触发BJT ？怎么维持 Snap-back ？怎么撑至IHBM2KVor4KV ？如何触发？必须有足够大的衬底电流，所以后来发展到了现在普遍采用的多 指交叉并联结构(multi-finger)。但是这种结构

20、主要技术问题是基区宽度增加， 放大系数减小，所以Sn叩-back不容易开启。而且随着finger数量增多，会导 致每个finger之间的均匀开启变得很困难，这也是ESD设计的瓶颈所在。5A版优质实用文档5A版优质实用文档如果要改变这种问题，大概有两种做法（因为triger的是电压，改善电压要 么是电阻要么是电流）：1、利用SAB（SAlicide-Block）在I/O的Drain上形成一 个高阻的non-Silicide区域，使得漏极方块电阻增大，而使得ESD电流分布更 均匀，从而提高泄放能力；2、增加一道P-ESD（Inner-Pickupimp，类似上面的 接触孔P+ESDimp）在N +

21、 Drain下面打一个P+，降低Drain的雪崩击穿电压， 更早有比较多的雪崩击穿电流（详见文献论 文:InnerPickuponESDofmulti-fingerNMOS.pdf）o对于Snap-back的ESD有两个小常识要跟大家分享一下：1）NMOS我们通常都能看到比较好的Snap-back特性，但是实际上PMOS很 难有snap-back特性，而且PMOS耐ESD的特性普遍比NMOS好，这个道 理同HCI效应，主要是因为NMOS击穿时候产生的是电子，迁移率很大，所以 Isub很大容易使得Bulk/Source正向导通，但是PMOS就难咯。2）Trigger电压/Hold电S：Trigg

22、er电压当然就是之前将的snap-back的第一 个拐点（如。卞0M），寄生BJT的击穿电压，而且要介于BVCEO与BVCBO 之间。而Hold电压就是要维持Snap-back持续ON，但是又不能进入栅锁 （Latch-up）状态，否则就进入二次击穿（热击穿）而损坏了。还有个概念就是二次 击穿电流，就是进入Latch-up之后I八2GR热量骤增导致硅融化了，而这个就 是要限流，可以通过控制W/L，或者增加一个限流高阻，最简单最常用的方法 是拉大Drain的距离/拉大SAB的距离（ESDrule的普遍做法）。3栅极*（Gate-Couple）ESD 技术：我们刚刚讲过，Multi-finger 的 ESD 设计的瓶颈是开启的均匀性，假设有10只finger，而在ESD放电发生时，这 10支finger并不一定会同时导通（一般是因Breakdown而导通），常见到只有 2-3支finger会先导通，这是因布局上无法使每finger的相对位置及拉线方向 完全相同所致，这23支finger 一导