东大《数字信号处理器原理及应用X》考核作业

学习中心：院校学号：姓名学习中心：院校学号：姓名XXPAGE2东北大学继续教育学院数字信号处理器原理及应用X试卷（作业考核线上2）A 卷（共 4 页）总分总分题号一二三四五六七八九十得分一、判断题（2分/题，共20分）数字信号处理器（DSP）主要针对描述连续信号的模拟信号进行运算。（×）DSP（×）DSP（×）C281xADC一个控制信号进行滤波或者实现运动系统的闭环控制。（×）作频率，从而提高处理器的灵活性和可靠性。（×）F2812PF0，PF1PF2理器的数据区。（）当捕获单元完成一个捕获时，在FIFO中至少有一个有效的值，如果中断未被屏蔽，中标志位置位，产生一个外设中断请求。（ ×）CAN（×）多处理器通信方式主要包括空唤醒（idle-line）或地址位(addressbit通信模式。（）在TMS320F2812数字信号处理器中ADC模块是一个12位带流水线的模数转换器（√ ）二、选择题（2分/题，共40分）在电机控制系统中，PWM信号控制功率开关器件的导通和关闭，功率器件为电机的绕组提供期望的BA电阻B电流和能量C电感D电容光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成 B 的传感A模拟量 B脉冲或数字量C通信数据 D输入数据AA转动方向 B等效电感C电枢电阻 D质量当使用正弦调整时，PWM产生的交流电机的电流对称PWM信号与非对称的PWM信号相比A非对称PWM信号小 B一样大 C对称PWM信号小 D不确定CAN总线通信速率最高达DA100Mbps B115200bps。 C9600bps D6.TMS320F2812的串口SCI的数据帧包括 A 个起始位A 2 B1 C 0 D1.5TMS320F2812的ADC模块有A 采样和保持(S/H)器A两个 B一个 C四个 D三个当PWM输出为低电平有效时，它的极性与相关的非对称/对称波形发生器的极性A无关 B相反 C相等 D相同看门狗的逻辑校验位WDCHK必须是B 才可以正确访问WDCR寄存A010 B101 C001 D100SPI主设备负责产生系统时钟，并决定整个SPI网络的 A通信速率 B拓扑结构C电平标准 D通信协议当传输完特定的位数后，接收到的数据被发送到SPIRXBUF寄存器，以备CPU读取。数在SPIRXBUF寄存器中，采用 B 的方式存储。A左对齐 B右对齐 C中间对齐 D随机位12.CAN2.0B总线规范定义扩展帧有C 位的标识符A11 B16 C29 D9中断使能寄存器的16位分别控制每个中断的使能状态，当相应的位D 时使能中A悬空 B清0 C读取 D置1采用PWM控制方式可以为电机绕组提供良好的谐波电压和电流避免因为环境变化产生电磁扰动，并且能够显著的提高系统的 AA功率因数B散热效率 C可靠性 D执行精度采用功率开关管在输出大电流的情况下可以通过使开关管工作在 C 来获得较功率损耗A线性区域 B 放大状态 C 静态切换状态D 击穿状16.带死区的PWM的死区时间由 C 所决定A功率转换器的开关特性B具体应用中的负载特征C功率转换器的开关特性以及在具体应用中的负载特征D2812时钟特征17.TMS320X28XX系列处理器通过访问D 来访问内置的外部设备A数据总线 B 只读存储器C 地址总线 D存储器中的寄存18.看门狗可以提高系统的CA工作效率 B美观程度 C可靠性D时钟频19.看门狗计数器最大计数值是CA256 B 254 C255 C 25720.此C281xCPU除了支持 B 个CPU级的中断A64 B16 C32 D8三、简答题（5分/题，共30分）DSP技术的发展趋势有哪些？、系统级集成DSP2DSP3DSPFPGA4DSP56DSP是主流。学习中心：院校学号：姓名学习中心：院校学号：姓名XXPAGE5简述看门狗工作原理如果不明的原因使CPU中断程序，看门狗将产生一个复位信号，比如系统软件进入了一个死循环或者CPU的程序运行到了不确定的程序空间，从而使系统不能正常工作。在这种情况下，看门狗电路将产生一个复位信号使CPU复位，程序从系统软件的开始执行。通过这种方式，看门狗就可以监测软件和硬件的运行状态，提高了系统的可靠性。简述如何不让看门狗复位系统答：屏蔽看门狗计数器，或用软件周期的向看门狗复位控制寄存器写Ox55+OxAA2812IO的输入量化原理和作用简述如何避免产生短通状态答：为避免产生短通状态可以采用两种方法：调整功率管或者调整PWM控制信号。第一种PWM控制信号中增加死区，使一侧开关管闭合与另一侧开关管断开有一定的延时，这样可以避免同时导通CAN总线采用的“载波监测、多主掌控/冲突避免”的工作方式答：各节点在向总线发送电平的同时，也对总线上的电平读取，并与自身发送的电平进行比较，如果电平相同继续发送下一位，不同则停止发送退出总线竞争。剩余的节点则继续上述过程，直到总线上只剩下一个节点发送的电平，总线竞争结束，这样优先级高的节点获得了总线的控制权。四、综合题（5分/题，共10分）SPI16300Kbps//voidSPI_Init(void){SpiaRegs.SPICCR.all=0x004F;//Bit7,Reset=0://Bit6,时钟极性=1：在SPICLK的下降沿输出数据//结合相位控制CLOCKPHASE=1：在SPICLK的下降沿半个周期前输出数据//Bit5,保留//Bit4,SPILBK=0：非循环模式//Bit3-0,Chars=1111：16bit数据传输SpiaRegs.SPICTL.all=0x000E;//Bit7-5:保留//Bit4,过载INTEnable=0：禁止接收器过载中断//Bit3,Clock-Phase=1：半个周期的延时//Bit2,Master/Slave=1：MASTER模式//Bit1,Talk=1：使能传输//Bit0,SPIINTENA=0：禁止SPISpiaRegs.SPIBRR=124;//SPI通信波特率=LSPCLK/(SPIBRR+1)//=37,5MHz/(124+1)//=300kHzSpiaRegs.SPICCR.bit.SPISWRESET=1;//SPI退出复位}2，8，AvoidInitPeripheralClocks(void)