FPGA交通灯实验报告

实现两路信号灯交替亮起,并利用两组数码管分别对两路信号进行倒计时。两路信号时间分别为:V:绿灯(30S)黄灯(5s)红灯(35S)H:红灯(35S)绿灯(30S)黄灯(5S)建立工程可在欢迎界面点击“CreataNewProject”进入工程建立界面,亦可关闭欢迎界面,点击菜单栏的“File”,点击“NewProjectWizard”进入建立工程界面。t在此界面选定工程路径,取好工程名,点击“Next”。注意:路径中不能有中文,工程名也不能有中文。一直点击“Next”进入器件设置界面,DE2-70开发工具采用成工程建立1、点击“File”,点击“New”选择“VerilogHDL”L代码如下:inputinputClk_50M,Rst;YVgHLdivforHz------start----lkHzHzCntHzdivforHz-----end-----reg[7:0]CntDis,CntDiss;counterandsegstart-tCnttCnttCnttCntVntVntVVntVHHHSEG7_LUThex4(Seg7_VL,CntDis[3:0]);SEG7_LUThex5(Seg7_VH,CntDis[7:4]);CntHHsCntHHssCntHHSEG7_LUThex1(Seg7_HL,CntDiss[3:0]);SEG7_LUThex2(Seg7_HH,CntDiss[7:4]);30counterandseg7----end----ttmoduleSEG7_LUT(oSEG,iDIG);SEGbhoSEGb00;hoSEGb00;hoSEGb01;t-//||//||hoSEGb10;hoSEGb10;hoSEGb00;hoSEGb00;hoSEGb00;---m----//||/lbrb//||---b----haoSEGb0;hboSEGb1;hcoSEGb0;hdoSEGb1;heoSEGb0;4'hf:oSEG=7'b0001110;4'h0:oSEG=7'b1000000;编译工程保存文件,将文件放在所建工程所在路径下点点击主界面工具栏中的图标也可点击菜单栏中“Processing”,点击“StartCompilation”分配关键如下:Clk_50MInputLedG_HOutputOutputLedR_HOutputLedR_VOutputLedY_HOutputLedY_VOutputPIN_AJ7)PIN_AJ5)RstInputSeg7_HH[6]Seg7_HH[5]Seg7_HH[4]Seg7_HH[3]Seg7_HH[2]Seg7_HH[1]Seg7_HH[0]OutputPIN_G1OutputPIN_H3OutputPIN_H2OutputPIN_H1OutputPIN_J2OutputPIN_J1OutputPIN_K3Seg7_HL[6]Seg7_HL[5]Seg7_HL[4]Seg7_HL[3]Seg7_HL[2]Seg7_HL[1]Seg7_HL[0]Seg7_VH[6]Seg7_VH[5]Seg7_VH[4]Seg7_VH[3]Seg7_VH[2]Seg7_VH[1]Seg7_VH[0]Seg7_VL[6]Seg7_VL[5]Seg7_VL[4]Seg7_VL[3]Seg7_VL[2]Seg7_VL[1]Seg7_VL[0]tttttttttttttttttttttINEPINF4NHNHNHNHPIN_AF177PINAE77PIN_AF167PINAE67PIN_AF108PIN_AH98PIN_AF98PIN_AE88烧写代码在管脚配置完成后,还需将工程再编译一次,成功后,点击主界面工具栏中面工具栏中的亦可点击主界面菜单栏中“Tools”,点击“Programmer”进入代码烧写界面后,点