第6章并行接口io端口地址译码

6.1

I/O端口地址译码技术I/O端口地址译码的一般原则:地址分成两部分：高位地址线与控制信号组合，经地址译码电路产生I/O接口芯片的片选信号，实现片间寻址；低位地址线直接连接到I/O接口芯片，实现I/O接口芯片的片内寻址，即访问片内的寄存器。I/O端口地址译码技术译码电路形式分为: 固定式译码可选式译码I/O端口译码实现方式：基本门电路(固定逻辑器件)、专用译码器、可编程逻辑器件programmable

logic

device等(FPGA--Field

Programmable

GateArray)。1

I/O端口地址译码技术—固定式译码固定式译码的端口地址由硬件连线决定，不能更改。1）基本门电路构成译码电路。适用于端口数目少场合。74LS30(与非)74LS21(与非)74LS32(或)YA9A8A7A6A5A4A3A2IORA1A0AENI/O端口地址译码技术—固定式译码2）专用的译码器：如果接口电路中需要使用多个端口地址，采用专用的译码器进行译码比较方便。常用的译码器：3-8译码器74LS138；4-16译码器74LS154；双2-4译码器74LS139专用的译码器进行译码ABY0Y1

1

2

15

14

13

C

Y2Y3

3

G2AG2B

4

5

6

Y4Y5Y6G1Y7

12

11

10

9

7

G2AG2BG1CBA输出001000Y0

=0，其他为1001001Y1

=0，其他为1001010Y

2

=0，其他为1001011Y3

=0，其他为1001100Y

4

=0，其他为1001101Y5

=0，其他为1001110Y6

=0，其他为1001111Y7

=0，其他为1其他情况Y0

～

Y7

全为174LS1382A2B2Y02Y12Y22G

2Y315

14

13

1A1B1Y01Y11Y21G

1Y31

2

3

4

5

6

7

9

11

10

12

GBA输出000Y0

=0，其他为1001Y1

=0，其他为1010Y2

=0，其他为1011Y3

=0，其他为11··Y0

～

Y3

全为174LS139专用的译码器进行译码

23

22

21

19

18ABCDG2G1

20

1

2

3

4

56789101113141516Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

Y11

Y12

Y13

Y14Y1517G2G1DCBA输出000000Y0

=0，其他为1000001Y1

=0，其他为1000010Y2

=0，其他为1000011Y3

=0，其他为1000100Y4

=0，其他为1000101Y5

=0，其他为1000110Y6

=0，其他为1000111Y7

=0，其他为1001000Y8

=0，其他为1001001Y9

=0，其他为1001010Y10

=0，其他为1001011Y11

=0，其他为1001100Y12

=0，其他为1001101Y13

=0，其他为1001110Y14

=0，其他为1001111Y15

=0，其他为1其他情况xxxxY0

～Y15

全为174LS154专用的译码器进行译码I/O端口地址固定式译码--专用译码器例1：已知并行接口芯片8255A内部有4个端口，片选信号/CS

为低电平有效。试设计一个译码电路，使该芯片的4个端口地址为2F0H～2F3H。A9A8A7A6A5A4A3A2A1A010111100002F0H10111100012F1H10111100102F2H10111100112F3H端口地址译码分析8255A:(1)片内4个端口，可以由地址线A1和A0寻址。

(2)片选信号则应由高位地址线A9~A2产生。为了使8255A芯片4个端口的地址为2F0H～2F3H，高位地址线要满足A9~A2=10

111100的要求。AY0Y1BCG2AG2BG1Y2Y3Y4Y5Y6Y774LS138A2A3A4A8M/IOA5A6A7A92F0H～2F3HCSA0A18255AA9A8A7A6A5A4A3A2A1A010111100002F0H012F1H102F2H112F3H2

I/O端口地址译码技术—可选式译码可选式地址译码方法：接口电路的端口地址能适应不同的地址分配场合。实现方法：无需改动硬件线路，通过DIP开关或跳线器使接口电路的I/O端口地址根据需要加以改变。I/O端口地址译码技术—可选式译码常用的可选式译码方案：DIP开关+比较器例如，用一个DIP开关，配合一片8位数据比较器74LS688组成一个完整的端口译码电路。GP=Q19P0P1P2P3P4P5P6P7Q0Q1Q2Q3Q4Q5Q6Q7

2

4

6

8

11

13

15

17

3

5

7

9

12

14

16

18174LS688I/O端口地址译码技术—可选式译码例2：P=Q74LS688P0P7Q0Q7G+5VA3

A9AEN18DIP+5VIORA0A1A2ABCY0Y7G1G2AG2B74LS138A9A8A7A6A5A4A3A2A1A011111110003F8H0013F9H0103FAH0113FBH1003FCH1013FDH1103FEH1113FFH16位微机系统的内存组织A19A18.

…A4A3A2A1A00偶地址体1奇地址体32位微机系统的内存组织A31A30.

…A4A3A2A1A000BE001BE110BE211BE3接口部件地址引脚与地址总线的错位连接接口部件的数据引脚宽度普遍是8位，接口部件的数据引脚通常挂在数据总线的最低8位上接口部件的地址引脚和系统地址总线须错位连接硬件连线错位地址分配：为接口部件的I/O端口分配： 连续的偶地址（16位数据总线）连续的4的倍数的地址（32位数据总线）连续的8的倍数的地址（64位数据总线）resetD7~D0A9~A3A2A1IORIOW片选译码数据缓冲器读写控制片内译码CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制端口端口A端口C端口B+5VGNDD7~D0外设8255A8255A地址引脚与地址总线的错位连接6.2

可编程并行接口芯片8255AIntel系列的8位并行接口芯片40个引脚，双列直插式8255APA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC3PC2PC1PC0PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB38255A芯片功能含3个独立的8位并行输入/输出端口，输出:各端口都带有数据输出锁存器/缓冲器输入:A

具有数据输入锁存器B

C数据输入缓冲器可通过程序设置芯片的工作方式是一种典型的可编程并行接口芯片resetD7~D0A9~A3A2A1IORIOW片选译码数据缓冲器读写控制片内译码CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制端口端口A端口C端口B+5VGNDD7~D0外设8255A6.2.1 8255A内部编程结构、外部引脚及与系统总线的连接8255A内部编程结构B组端口C的高4位端口B端口C的低4位A组三个端口可通过编程分别指定为输入或输出口。C口既可用作独立的8位输入/输出口，也可拆分成2个4位端口,分别用作A、B口的控制信号(输出)或状态信号(输入)。端口A8255A的内部结构框图8255A内部编程结构8255A内部编程结构8位数据总线缓冲器：作为8255

与系统数据总线之间的缓冲器，

接收或发送数据信息、控制信息和状态信息。8255A的芯片引脚信号引脚信号分为两组和外设一边相连的信号PA7～PA0PB7～PB0PC7～PC0和CPU一边相连的信号RESETD7～D0/CS

芯片选择信号/RD

读出信号/WR

写入信号A1、A0

片内端口选择信号。8255A外部引脚信号A1A0选择00端口A01端口B10端口C11控制寄存器6.2.2

8255A的控制字在初始化时将控制字写入控制寄存器按功能分类：方式选择控制字不同的控制字决定了8255A的不同工作方式C端口按位置1/置0控制字控制C口的任意一位输出”0”或”1”（1）8255A的方式选择控制字8255A有三种基本工作方式：基本输入/输出方式（方式0）选通工作方式（方式1）双向传送方式（方式2）（仅A口）某端口工作于哪一种方式，可通过软件编程来指定：向8255控制端口写入方式选择控制字来决定其工作方式8255A的方式选择控制字图6.158255A的方式选择控制字图6.16两片8255A在微机系统中的连接要求J1

8255A端口A方式0，输出；端口B方式0，输入；端口C的高四位输出；端口C的低四位输入；图6.17J1的方式控制字83H图6.18J2的方式控制字要求J2

8255A端口A端口B端口C的高四位端口C的低四位方式0，输入

方式1，输出；输出；配合端口B工作为J1、J2两片8255A设置控制字MOVAL，83HMOVDX，00E6HOUT

DX，AL；对第1片8255A设置方式选择控制字

MOVAL，94HMOVDX，00EEHOUT

DX，AL；对第2片8255A设置方式选择控制字（2）8255A的端口C按位置1/0控制字--写入控制口端口C置1/置0的例子MOV

AL，0FH

；对PC7置1的控制字MOV DX，00EEH；控制口地址送DXOUT

DX，AL

；对PC7进行置1操作MOV

AL，06HOUT

DX，AL；对PC3置0的控制字；对PC3进行置0操作6.2.3

8255A的工作方式方式0--基本输入/输出方式方式1--选通工作方式方式2--双向传送方式（仅A口）1工作方式08255提供：2个独立的8位端口A

、B2个独立的4位端口PC4~PC7、PC0~PC3

。各端口数据方向： 可设置为输入口，可设置为输出口，但不能同时实现输入及输出。除A口外，设置为输出口时有锁存能力，设置为输入口时无锁存能力。8255A的工作方式0的输出时序方式0的应用用于连接简单外设。适用于：不需要应答信号的同步传送方式。查询输入输出方式：A、B口作为8位数据口;C口作为主机和外设的应答信号:C高4位(或低4位)设定为输入口,读入外设状态C低4位(或高4位)设定为输出口,输出对外设的控制信号应答信号不固定，可自由定义应用实例：作为主机和打印机的接口2

8255A的工作方式1A口作为独立的8位输入或输出口B口作为独立的8位输入或输出口C口为A（B）自动提供固定的应答信号。1011A口方式1输入控制字PA7~PA0PC4PC5PC3INTEAPC4与门STBAIBFAINTRARDD7~D0A口方式1,

输入时的联络信号（1）8255A方式1输入C口提供联络信号①/STB

选通信号输入端（低电平有效）PC4接收外设发来的选通信号，作用是使8255A接收外设送来的数据②IBF

输入缓冲器满信号（高电平有效）PC5

作为输入缓冲器满信号输出端，当外设送来的数据送入输入端口后，PC5自动变成高电平。可供CPU查询。③INTR

中断申请信号（高电平有效）PC3作为中断请求信号输出端，用来向CPU发出中断申请。/STB、IBF、INTE均为１时，PC3自动变成高电平。PA7~PA0PC4PC5PC3INTEAPC4与门STBIBFINTR（1）方式1输入--联络信号方式1输入--8255A内部的控制信号PA7~PA0PC4PC5PC3INTEAPC4与门STBIBFINTRINTE

中断允许控制信号控制是否允许8255A发出中断申请信号INTR。通过C口按位置1/0控制字（写入控制口），设置允许/不允许A口：对PC4置位,使INTEA=1,允许中断

对PC4复位,使INTEA=0,不允许中断

B口:对PC2置位,使INTEB=1,允许中断

对PC2复位,使INTEB=0,不允许中断方式1-主机和外设的数据传送方式中断方式查询方式CPU通过读取C端口的内容做为状态字PB7~PB0PA7~PA0

STBIBFINTRRD外设送来数据②③当INTE=1时①方式1输入--时序①当外设数据准备好，将数据送至端口线PA7~PA0PB7~PB0PA7~PA0

STBIBF

INTR

RD外设送来数据②③当INTE=1时①②外设发出选通信号/STB将数据送入8255A数据输入端口内。使IBF变高，表示输入端口满，供CPU查询。如果INTE=1,

STB的上升沿使INTR变高，发出中断请求。③CPU

读取数据，使/RD信号有效/RD

的下降沿清除INTR/RD

的上升沿清除IBF端口内的数据进入CPU（2）方式1

输出1010A口方式1输出控制字PA7~PA0PC6PC7PC3INTEAPC6与门ACKAOBFAINTRAWRD7~D0C口提供端口的联络信号①/OBF

输出缓冲器满信号（低电平有效）当CPU送来的数据送至8255A输出缓冲器后，PC7自动变成低电平。用来通知外设把数据取走。②/ACK

外设响应信号（低电平有效）PC6

作为外设接收数据后的响应信号输入端当输出端口的数据已被外设取走后，外设应发出低电平响应信号③INTR

中断申请信号（高电平有效）PC3作为中断请求信号输出端，用来向CPU发出中断申请。在INTE为１的前提下，输出缓冲器空时发出。PA7~PA0PC6PC7PC3INTEAPC6与门OBFAACKAINTRA方式1输出--端口的联络信号方式1输出--8255A内部的控制信号PA7~PA0PC6PC7PC3INTEAPC6与门ACKAOBFAINTRAINTE

中断允许控制信号控制是否允许中断申请信号INTR发出。通过控制口对C口相应位的置位/复位设置允许或不允许。A口，对PC6置位,

使INTEA=1,

允许中断对PC6复位,

使INTEA=0,

不允许中断B口，对PC2置位,使INTEB=1,允许中断

对PC2复位,使INTEB=0,不允许中断

①D7~D0送往外设数据数据写入端口WROBFINTRACK②③当INTE=1时方式1输出--时序①CPU输出数据到8255A的数据引脚D7~D0

①数据数据写入端口WROBFINTRACK②③当INTE=1时②/WR有效：数据写到8255A的端口使/OBF有效，表示输出端口满，可通知外设取数据。清除中断请求信号INTR③外设取走数据后，发出/ACK信号：/ACK的下降沿使/OBF变高，当INTE=1,/ACK的上升沿使INTR变高，发出中断请求，请求

CPU输出新的数据。方式1的应用应用实例：作打印机接口6.2.4

8255A的应用举例1 8255A工作于方式０的例子图6.328255A作为打印机接口的示意图打印机和主机的连接连接方式分为并行方式串行方式打印机采用并行方式连接主机图13.6微型机系统中适配器按照Centronics标准和打印机的连接8255A工作于方式０的例子PP：MOVOUTAL，81H0D6H，ALMOVAL，0DHOUT0D6H，ALLPST：INAL，0D4HANDAL，

04HJNZLPSTMOVAL，CLOUT0D0H，ALMOVAL，0CHOUT0D6H，ALINCALOUT0D6H，AL（2）8255Ａ工作于方式１的例子8255Ａ工作于方式１输出图6.33 8255A作为中断方式打印机接口的示意图当打印机接收完1个字符，会自动发出/ACKPA7~PA0PC6PC7PC3INTEAPC6与门ACKAOBFAINTRA主程序的主要工作对8255A

初始化设置A端口工作于方式1、方向输出；选通信号无效；为打印机分配一个中断类型码（中断号） 本例中断类型号为0BH;将打印机中断服务子程序的入口地址填写到中断向量表本例中断服务子程序固定装配，入口地址是：1000H:2000H开放中断允许8255A提中断申请8259A不屏蔽8255的中断申