电工电子综合实验电子计时器

一、实验内容及要求 4 4 4 4 4 5 5 5 8 9 12 14 17 17 17 18 18 18 19 19 20 21 2 24 26 27 29 0 0 1一、实验内容及要求2、秒脉冲发生器电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣6、连接1至5各项设计电路实现一小时整点报时的电子计时器电路二、基本电路原理电子计时器由计时电路、译码显示电路、脉冲发生电路、报时电路、校分电路、清零电路这六个部分组成的，其中校分电路、清零电路和报时电路为控2.1脉冲发生电路2.2计时电路0分0秒到59分59秒，然后重新清零计数。2.3译码显示电路2.4报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音，且要求59分53秒、59分55秒、59分57秒为低音，59电路中存在一个校风开关，当开关打到高电位"正常"档时，计数器正常而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。电路中存在一个清零开关，当开关打到高电位“正常”档时，电路正常进行计数。当开关打到低电位“清零”档时，在任何时刻，都可以进行计数器的清三、实验选用元器件NE是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本NE555内部结构图如下：NE555引脚图如下：NE555功能表如下：Rp(引脚4)V(引脚6)V(引脚2)V(引脚3)00××012101211121不变当将NE555连结成如下图所示的自激多谐振荡电路时，输出端为周期矩形波。0和品品如_将图中电阻和电容的数值代入上式，可得T=0.228ms,即。在经过CD4040的分频之后，即可得到频率大约为1Hz的时钟信号。CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-~2-2,在电路中利用其与NE555组合构成脉冲发生电路。中第8页为输出端，其输出信号频率分别为输入信号频率的21～Hz将图2.3所示电路的输出端接至CD4040的输入端，则可以在Q输出端得到频率大致为1Hz的方波信号。可以利用其为电子钟的计时信号。另外，在Q、Q、Q三个输出端得到频率大致为2Hz、500Hz和1kHz的信号，这三个信号在后面介绍的电路中还要用到。CD4511是一种8421BCD码向8段数码管各引脚码的转换器。当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。92CL-2T075RfgfgabC71265439第10页DCBAabCdef显示XX0XXXX11111118X01XXXX0000000消隐01100001111110001100010110000101100101101101201100111111001301101成Q110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消隐011101100000000111100000000001111010000000消01111100000000心0111111000000陷 根据CD4511的逻辑功能表可知，当LTOBI输入为1而输入为0时其7个输出端分别输出一定的信号。只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330Ω的电阻以防电流过大使数码管烧毁。显示部分电路如图2.11所示。第11页aACQ₁Q1Q1Q₁EN图2.11显示部分电路图中左侧四个输入端分别连接CD4518的4个输出端。这样8段数码管就可以正常显示计数器所记载的数字编码了。由于电路的显示部分不会出现小数，故8端数码管的小数点引脚悬空。CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中输出Q₃QQ₂QQQ₀Q清零1××0000计数0个1BCD码加法计数保持0X0保持计数00保持01×保持于是，当清零端输入1,EN端为1且CP端输入时钟信号或者EN端输入1001的循环。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清行清零(因为CD4518是异步清零)。下面以秒的计数器为例，说明其电路结构。5RJ2c89输入信号10ENQl12Q213个位输出信号图中两个集成电路即为1片CD4518所集成的两个计数器。下方(U8B)十位输出信号清零信号341276为个位计数器，上方(U8A)为十位计数器。引脚9始终接高电平，引脚10接由CD4040所输出的1Hz的时钟信号，每当时钟信号出现下降沿则计数器加1。在此使用EN端为时钟信号控制端而不用CP端是因为在集成电路内部，CP端比EN端多通过一个非门(见图2.7所示),因此若通过CP端接入时钟信号则会因为此非门的存在而增加延时，从而出现误差。接通时钟信号后，输出端引脚Q₃Q₂Q,Q,开始计数。当输出为1001时需要对十位进位，也就是说，此时需要给控制十位计数的集成电路一个下降沿。考虑Q₂端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q₂端作为十位计数器的输入时钟信号。在接收到第6个下降沿信号后，十位输出端将由0101变为0110。此时，需要对其进行清零。考虑电路清零模块，使用两个与非门(图中空置的输入端为清零输入端)。当CD4518的4号引脚和5号引脚同时输出1或者清零端输入0时十为被清零。这就使得其在短暂输出0110后立即被清零成0000。同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q,输出一个下降沿，于是利用其通过校分电路向分钟位进位。74LS74集成电路是一种D触发器。D触发器可以用两个D锁存器构成。当时钟信号CLK为低电平0时，主锁存器被选通，处于工作状态，从锁存器被封第14页锁，处于保持状态。这是前半拍的工作情况，即输入信号先存入主锁存器中，每片74LS74中集成了两个D触发器。由于电路中只需要用到一个D触发器，故假设用到74LS74中的1号触发器。由其功能表可知，当CP端接入时出Q都输出与输入D相同的电平，而Q输出相反的电平。74LS74内部结构图如下图所示。第15页74LS74功能表如下：输入输出清零置"1"送"0"送“1”保持××00111011××00101保持010×不允许×00×不确定其中输出端直接与分计时器的个位时钟端相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在很短的时间中(常为几毫秒)会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。74LS00是一种十分常见的集成电路，其中集成了4个与非门。74LS00引脚74LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。74LS21引脚图如下：74LS20是一种4输入与门集成电路，74LS21引脚图如下：第17页实验中使用的是共阴级8段数码管，其引脚图如下：使用时只需将数码管的两个GND引脚接地，其他引脚通过330Ω电阻与CD4511的相应引脚相连即可。电路所用的电阻为4色环电阻，阻值为330Ω的电阻共28只、阻值为1kQ和3kQ的电阻各1只。颜色数值倍成数公差黑色0棕色1正负1%红色2正负2%橙色3黄色4绿色5正负0.5%蓝色6正负0.25%紫色7正负0.10%灰色8正负0.05%白色9金色正负5%银色正负10%无色环正负20%时钟发生电路中包含一个电容，电路所用的是陶瓷电容，容值为0.047μ。第18页脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。而后通过CD4040产生几种频率供后面使用。脉冲发生及分频电路可由NE555作为信号源发生电路和二进制串行分频器Q,C=0.047μF可得4385.09HZ的频率，大约为2的12次方，因此如下图所示从CD4040上获得脉冲信号的最小频率约为1HZ作为时钟信号，还可以获得约为2HZ的校分频率，以及约为500HZ和1000HZ的报时控制频率。下面是脉冲发生电路的原理图：清零信号输入信号接校分信号第19页4.2计时电路为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。该电路由CD4518及74LS00组合得到。由CD4518的功能表可知，当清零端输入0,EN端为1且CP端输入时钟信号或者清零端输入0,EN端输入时钟信号且CP端为0时计数器进行计数。其输出端Q。QcQQA输出从0000到1001的循环(本设计采用后者)所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在Q。QcQQA输出0110时对其进行清零(因为CD4518是异步清零)所以Cr²=2Qc2QB,Cr4=4Qc4QB。在计时过程中，当秒个位的状态1Q。1Qc1Q1Qʌ=1001时，秒十位需要接第20页输入信号墨第21页在这里我只画了一半的电路，另一半和它一样，两者都是从计数器的输出端向CD4511的输入端输入信号，通过译码器4511后再输入到数码管中。这部分原理较为简单，不作过多的分析。(330Ω的电阻是以防电流过大使数码管烧4.4报时电路电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。对于这一要求，我们可以列一张表来形象的看出这一性质：时刻分十位分个位秒十位秒个位音高频率 59分53秒低约500Hz59分55秒低约500Hz59分57秒低约500Hz59分59秒高约1000Hz对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。所以公示中有共同项mmmmss,剩下的就是考虑秒个位的区别在s为中有一个为1即发出500HZ的低声鸣响，在s为1时发出1000HZ的高声鸣D5.s5m7.s1m5.m1.112345实际连线仿真图如下：6798234679823456798 第26页校分电路要实现的功能：电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分(即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分),而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校的上升沿变化，而其他时刻保持上一次的电平，故可以用在这里我们采用74LS74D触发器，它包括了两个触发器，校分电路中用到一个，而清零电路中也可用到一个，可以很好的防抖动。其中输出端直接与分计时器的个位时钟端相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在很短的时间中(常为几毫秒)会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端直接连接至分个位的时钟的话，这些上上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳VVCCVCC8104.6清零电路清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。因为前面74LS74还有一端没有用着，正好可以利用剩余的部分接到开关上来实现同步清第28页秒、分个位清零端秒、分十位清零端正常状态下，开关打在高电平，电路正常工作。当需要清零时，打到低电平位置，Q端输出低电平，根据前面计时电路的电路图，可以分析出秒和分的十当Cr端为高电平时，进行清零。所以秒和分的个位得以清零。第29页123456798在上学期数电知识的基础上，同时有数电课程相应的一些小实验为根基，我们进行了这次电子电工综合试验。其实也可以看做数电的综合实验。第一次做手动性这么强的实验，所以很不习惯，虽然课前已经很好的预习了，但面对这么多密密麻麻的线和元器件，我还是有点手忙脚乱。首先，要熟悉电路图，对计时器的各种功能进行分析，并且结合《数字电路》所学知识及所给的元器件和电路图认真分析个一个部分电路的功能和原理。这是进行以后实验的基础。完成了