《数字逻辑电路基础》课件第2章

第2章逻辑门2.1布尔逻辑2.2逻辑门的描述2.3逻辑门的电路实现2.4集成逻辑门

数字处理中所用到的信息采用二进制数表示，处理算法采用布尔逻辑代数来实现。逻辑门是实现逻辑运算的基本电路。逻辑门可采用继电器、半导体器件等电控开关实现，利用半导体可以构成高性能的集成逻辑门。

2.1布尔逻辑

2.1.1运算与逻辑数字信息处理的各种运算都是基于二进制数的，数字信息处理的输入和输出均是二进制数，都是采用0和1构成。

假定数字处理有一个n位输入X=(Xn-1…X0)，一个m位输出为Y=(Ym-1…Y0)，其中Xi和Yi只能取0或1。处理可以采用函数F来描述，即Y=F(X)。输出Y的任何一位Yi都可以看成是所有输入的函数，即Yi=Fi(Xn-1,…,X0)，它反映了因变量Yi与自变量Xn-1,…,X0之间的关系，该函数的特点是由多位0或1产生一位0或1。下面以一位二进制数加法运算为例进行描述。

假定一位二进制数加法计算公式为(Y1Y0)=X1+X0，X1和X0是一位加数，Y1和Y0的组合值为和，Y1称为进位，Y0称为本位和。和与加数之间的关系如表2.1所示，Y1和Y0分别看成X1和X0的函数，即Y1=F1(X1,X0)和Y0=F0(X1,X0)。

该加法运算也可以采用如图2.1所示的结构图来描述。

图2.1一位二进制加法和与加数关系结构

函数体现了二值输入与输出之间的因果关系，也称为逻辑函数，自变量称为逻辑输入，因变量称为逻辑输出。所有输入和输出只能取两个值，也称为二值输入和二值输出，二值输入与二值输出之间的关系称为二值逻辑。

2.1.2二值逻辑运算

二值逻辑是最简单的逻辑，最为常用的是用于问题判断的命题逻辑。表达判断的语句称为命题，它有两个值，即真和假。这两个值之间存在“非”的关系，即非真即假、非假即真。

多个命题通过“并且”和“或者”进行连接构成复合命题。

采用“并且”连接时，只有所有的命题都为真，复合命题才为真，即只要一个命题为假，复合命题就为假，这种关系称为“与”运算。

采用“或者”相连时，只要有一个命题为真，复合命题就为真，即只有所有命题为假，复合命题才为假，这种关系称为“或”运算。

采用“与、或、非”三种运算即可实现复合命题值的计算。分别采用“˄、˅、¬”表示“与、或、非”，基于“真”和“假”的命题逻辑运算如表2.2所示。

真和假分别采用逻辑常量1和0来表示，运算符分别采用“·、+、̅”代替“˄、˅、¬”，这就构成了布尔逻辑运算。

逻辑常量的基本逻辑运算公式如表2.3所示。

将与、或、非有机结合还可以构造复合运算，即与非、或非、与或非、异或和同或。同或和异或分别采用“☉、⊕

”，其计算公式如表2.4所示。

下面利用这些逻辑运算来构建一位二进制加法运算的逻辑函数。

（1）Y1=F1(X1,X0)

从表2.1中可知，只有X1和X0全为1时Y1才为1，与表2.3中的与运算相同，故该函数可以表示为Y1=X1×X0。

（2）Y0=F0(X1,X0)

从表2.1中可知，只有X1和X0不同时Y0才为1，与表2.4中的异或运算相同，故该函数可以表示为Y0=X1ÅX0。

因此，信息处理所采用二进制数学运算都可以视为若干个布尔逻辑运算，从而将数字信息处理变为逻辑运算。

2.2逻辑门的描述

数字信息处理可以采用布尔逻辑运算来实现。任何一个逻辑函数都可以由基本逻辑运算和复合逻辑运算组合实现。实现布尔逻辑基本运算和复合运算的基本电路称为逻辑门，逻辑变量则采用电平来表示，1用高电平表示，0用低电平表示。

逻辑门通常采用代数式、真值表、逻辑图、波形图等方式来描述。

1）代数式描述

采用基本逻辑运算符将逻辑变量连接起来构成的表达式。

2）真值表描述

将输入逻辑变量的所有取值组合与其对应的输出逻辑值列成表格的表示形式。

3）逻辑图描述

由逻辑符号和连接线所构以成的图，其中逻辑符号表示逻辑运算，连接线表示逻辑运算之间的关系。

4）波形图描述

输入逻辑变量值与相应的输出值采用高低电平所构成的图。

2.2.1基本逻辑门

1.与门

实现与运算的电路称为与门。与运算逻辑关系为：只有所有输入都成立，输出才成立；只要有一个输入不成立，输出就不成立。

图2.2(a)和(b)为F=AB的两种符号表示，(c)为真值表，(d)为波形图。由于2输入只有4种取值组合，所以真值表和波形图都包括这4种组合。

图2.2与门的描述

2.或门

实现或运算的电路称为或门。或运算逻辑关系为：只要有一个输入成立，输出就成立；只有所有输入都不成立，输出才不成立。

图2.3(a)和(b)为F=A+B的两种符号表示，(c)为真值表，(d)为波形图。

图2.3或门的描述

3.非门

实现非运算的电路称为非门，也称为反相器。非运算的逻辑关系为：只要输入成立，输出就不成立；只要输入不成立，输出就成立。

图2.4(a)和(b)为非运算F=A̅的两种符号表示，(c)为真值表，(d)为相应的波形图。

图2.4非门的描述

4.基本定律

逻辑运算的基本定律如表2.5所示。

2.2.2复合逻辑门

1.与非门

2.或非门

3.与或非门

4.异或门

5.同或门

6.异或、同或运算

1.与非门

实现与非运算的电路称为与非门。与非运算逻辑关系为：只有所有输入都成立，输出才不成立；只要有一个输入不成立，输出就成立。

图2.5(a)和(b)为的两种符号表示，(c)为真值表，(d)为波形图。

图2.5与非门的描述

2.或非门

实现或非运算的电路称为或非门。或非运算表示这样一种逻辑关系：只要有一个输入成立，输出就不成立；只有所有输入都不成立，输出才成立。

图2.6(a)和(b)为的两种符号表示，(c)为真值表，(d)为波形图。

图2.6或非门的描述

3.与或非门

实现与或非运算的电路称为与或非门。与或非运算是三种运算的组合，通常由四个自变量构成，如。图2.7(a)和(b)为的两种符号表示。

图2.7与或非门的描述

4.异或门

实现异或运算的电路称为异或门。异或运算逻辑关系为：只要有奇数个输入成立，输出就成立。

图2.8(a)和(b)为F=A⊕B的两种符号表示，(c)为真值表，(d)为波形图。

由真值表可以看出，当A=0时，F=B；当A=1时，F=B̅。因此，异或运算可以作为可控非运算，即一个输入作为控制输入，由它决定输出是与另一个输入相同还是取非。

图2.8异或门的描述

5.同或门

实现同或运算的电路称为同或门。同或运算逻辑关系为：只要有奇数个条件成立，结果就不成立，其实质是异或的非。

图2.9(a)和(b)为2输入与门F=A⊙B的两种符号表示，(c)为真值表，(d)为波形图。

图2.9同或门的描述

6.异或、同或运算

异或和同或运算的常用公式如表2.6所示。

2.3逻辑门的电路实现

逻辑门的输入和输出都是高低电平，逻辑运算实质利用输入的电平来控制开关闭合或断开，从而产生相应的电平输出。一个输入控制一个开关，多个输入的逻辑运算相当于多个开关的串联和并联相结合的混合电路。如图2.10所示的电路是由A、B和C三个输入控制的逻辑运算，F为输出。图2.10逻辑运算的电路结构

2.3.1开关逻辑电路

由开关构成的电路与逻辑运算之间的关系是逻辑电路的构建基础。下面分析图2.11所示的电路中开关与F点的电位之间的关系。

单个开关时，如图2.11(a)所示，当开关闭合时，F点电位是0V；当开关断开时，F点电位是5V。

两个开关串联时，如图2.11(b)所示。只有当两个开关都闭合时，F点电位才是5V，否则为0V。

两个开关并联时，如图2.11(c)所示。只有当两个开关都断开时，F点电位才是0V，否则为5V。

图2.11分析开关与电位之间关系的示例电路

如果规定闭合和5V电位代表逻辑1、断开和0V电位代表逻辑0，那么图2.2.1所实现的逻辑关系如表2.7所示。

通过与表2.3对比可以看出，图2.11(a)实现非运算，图2.11(b)实现与运算，图2.11(c)实现或运算。

在前面的电路中，开关的变化导致F点电位的变化，这两者存在逻辑关系，开关是输入，F点电位是输出。

2.3.2继电器逻辑电路

逻辑电路需要采用电平控制开关，继电器是最为常用的电压控制的开关。图2.12是压控继电器的结构示意图。在控制输入端加上一定电压，电磁铁有电流通过产生磁场，吸引衔铁，使开关闭合；输入端没有电压时也没有电流，电磁铁没有产生磁场，弹簧使衔铁保持在原位置，开关断开。

图2.12压控继电器结构示意图

利用继电器代替开关，可以实现电平输入电平输出的电路。为了与F电位输出一致，输入电压也采用5V和0V，称5V为高电平，代表逻辑1，称0V为低电平，代表逻辑0。当输入A或B为高电平时，相应的继电器开关闭合；为低电平时，相应的继电器开关断开。图2.13所示电路与图2.11所示的三个电路的功能相同。

图2.13基于继电器的基本逻辑运算电路

2.3.3半导体逻辑电路

自然界中存在一种特殊物质，它的导电性介于导体和绝缘体之间，如锗、硅、砷化镓和一些硫化特、氧化物等，称之为半导体。

1.本征半导体

完全纯净且具有晶体结构的半导体称为本征半导体，如将硅或锗提纯便形成单晶体，它们的原子结构为共价键结构，共价键数目为4，如图2.14(a)所示。

当温度为0K时，半导体不导电，如同绝缘体；当温度上升时，将有少数价电子克服共价键的束缚成为自由电子，在原来的共价键中留下一个空位，该空位称为空穴。因此半导体有两种载流子，如图2.14(b)，一个是带负电的自由电子，另一个是带正电的空穴。自由电子和空穴使本征半导体具有微弱的导电能力。

图2.14本征半导体结构

2.杂质半导体

在本征半导体中渗入少量的杂质构成了杂质半导体，它分为两种：N型半导体和P型半导体。N型半导体是在硅或锗晶体中掺入少量的5价杂质元素构成的半导体，结构如图2.15(a)所示，多余一个电子成为自由电子。此时，自由电子浓度远大于空穴浓度，多数载流子（也称为多子）为自由电子，少数载流子（也称为少子）为空穴。P型半导体是在硅或锗晶体中掺入少量的3价杂质元素构成的半导体，结构如图2.15(b)所示，有一个共价键出现空穴。此时，空穴浓度远大于自由电子浓度，多子是空穴，少子是自由电子。

图2.15杂质半导体结构

通常采用图2.16所示的简化符号来描述N型和P型杂质半导体。杂质半导体的载流子数目远远高于本征半导体，其导电能力大大改善。多子从高浓度向低浓度流动称为扩散，载流子在电场作用下流动称为漂移。

图2.16杂质半导体简化表示

3.PN结

在一块半导体单晶上一侧掺杂成P型半导体，另一侧掺杂成N型半导体，如图2.17(a)所示。由于浓度差的原因，两个区域的多子向对方扩散，在两个区域之间构成了空间电荷区，如图2.17(b)所示，这个特殊薄层通常称为PN结。

空间电荷区中正负离子的电位差构成内电场，它阻止多子的扩散，但内电场有利于少子的漂移，其方向与多子相反。没有外加电场的情况下，多子的扩散电流与少子的漂移电流相等，PN结电流等于0。

图2.17PN结

PN结加载正向电压，即P端电压比N端电压高，也称为正偏，如图2.18(a)所示，所构成的外电场与内电场方向相反，空间电荷区变薄，有利于多子扩散，形成正向电流，相当于PN结导通；加载反向电压，即P端电压比N端电压低，也称为反偏，如图2.18(b)所示，所构成的外电场与内电场方向使空间电荷区变宽，不利于多子扩散，少子漂移电流微弱，相当于PN结截止。所以，PN结具有单向导电性。

图2.18PN结单向导电性

4.半导体器件

将P型与N型半导体有机组合在一起构成半导体器作，通过外部电压产生的电场来控制半导体器件的导通和截止，具有开关特性。主要器件有二极管、三极管和场效应管。

1)二极管

二极管是采用如图2.19(a)所示的PN结，构造的两只管脚的元件，如图2.19(b)所示，其逻辑符号如图2.19(c)所示。

图2.19二极管元件与符号

对于图2.20(a)所示的电路中，输入X1和X2中只要有一个为低电平（如0V），就有一个二极管导通，此时输出F约为UT（低电平）。只有X1和X2都为高电平时，输出F才为5V（高电平），这相当于与运算，即F=X1×X2。图2.20(b)所示电路中，只要有一个输入为高电平，就会有一个二极管导通，此时输出F为高电平，仅当X1和X2都为低电平时，二极管截止，输出F为0V（低电平），这相当于或运算，即F=X1+X2。

图2.20基于二极管的逻辑运算电路

2)三极管

三极管也称为双极性晶体管，其内部有发射区、基区和集电区三个部分组成，每个区都有一个电极，分别称为基极(b)、发射极(e)和集电极(c)，如图2.21(a)所示，因此三极管通常是三个管脚，如图2.21(b)所示。

图2.21两种类型三极管

三极管分为NPN和PNP两种类型，它们的结构和符号分别如图2.22(a)和(b)所示。

图2.22三极管的结构示意图

三极管有三种工作状态，分别为：

（1）截止

发射结反偏或无偏，集电结反偏。发射结和集电结都截止，相当于发射极与集电极之间断开。

（2）放大

发射结正偏，集电结反偏。发射结导通，发射区大量多子扩散到基区，少部分与基区多子复合构成基极电流；其它多子通过集电结继续向集电区扩散，构成集电极电流。通常集电极电流大小受控于基极电流，按比例变化，称为放大。

（3）饱和

发射结正偏、集电结正偏。发射结和集电结均导通，导致发射极与集电极之间电压非常小，相当于发射极与集电极之间短路，集电极电流的大小不再受控于基极电流。

通过控制基极电流来控制三极管是处于截止还是饱和来模拟电子开关。基极电流非常小，近似为无电流时，三极管处于截止态；基极电流比较大时，三极管处于饱和态。在基极电流从小到大或从大到小变化时，三极管会在短暂时间内处于放大态。

图2.23是采用三极管实现的反相器。X为低电平时，PNP管c极和e极之间导通，F输出高电平；NPN管c极和e极之间断开，F输出高电平。X为高电平时，PNP管c极和e极之间断开，F输出低电平；NPN管c极和e极之间导通，F输出低电平。

图2.23基于三极管的非运算电路

将二极管和三极管组合在一起可以实现简单的与非和或非运算，如图2.24所示。

图2.24基于三极管的与非、或非运算电路

3)MOS管

场效应管是一种载流子参与导电，利用输入回路的电场效应来控制输出回路电流的三极管，又称为单极型三极管。它使用一种载流子导电，输入阻抗高，工艺简单、方便集成，功耗小、体积小、制造成本低。

场效应管分为结型场效应管和绝缘栅场效应管。本节只介绍绝缘栅场效应管。

绝缘栅场效应管是由金属、氧化物和半导体制成，称为金属-氧化物-半导体场效应管，也称MOS场效应管或MOS管。MOS管有PMOS和NMOS之分，结构及符号如图2.25所示。MOS管有四个极：栅极(G)、源极(S)、漏极(D)和衬底(B)，通常衬底与源极相连。

图2.25MOS管结构及符号

MOS管利用栅极和源极之间为电压（UGS）来控制感应电荷，使之在源极和漏极之间产生导电沟道，沟道宽度随电压大小而发生变化。沟道越宽，其漏极与源极之间的等效电阻越小。沟道宽度到达最小值时，等效电阻不再发生变化。

MOS管也有截止、放大和饱和三种工作状态，取决于UGS的大小。

PMOS的栅极和源极之间为反向偏压（UG<US），NMOS的栅极和源极之间为正向偏压（UG>US）。当栅极和源极之间偏压UGS=UG-US的绝对值|UGS|小于导通阈值UT时，源极和漏极之间无电流，相当于开关断开。当|UGS|≥UT时，源极和漏极之间导通，当UGS的绝对值足够大时，源极和漏极之间电阻非常小，可视为短路，相当于开关闭合。

图2.26是PMOS管构造的逻辑门电路。

图2.26PMOS构成的逻辑运算电路

图2.27是NMOS管构造的逻辑门电路。

图2.27NMOS构成的逻辑运算电路

2.4集成逻辑门

2.4.1TTL集成逻辑门

1.TTL与非门

1)基本原理典型的TTL与非门电路如图2.28所示，它由输入级、中间级和输出级三部分组成。

图2.28TTL与非门电路

（1）输入级

采用多发射极管T1和R1组成，其作用是对输入变量A、B、C实现逻辑与。多发射极管的符号如图2.29(a)所示，其结构如图2.29(b)所示，其等效电路如图2.29(c)所示。

图2.29多发射极管

（2）中间级

采用T2和R2、R3组成，其作用是生成互补信号分别驱动输出级的T3和T5。

（3）输出级

采用T3、T4、T5和R4、R5组成，这种电路形式称推拉式电路，不仅输出阻抗低，带负载能力强，而且可以提高工作速度。

输入A、B和C全部为高电平（3.6V）时，电路的电压与电流分布如图2.30(a)所示。

输入A、B和C至少有一个为低电平（0.3V）时，电路的电压与电流分布如图2.30(b)所示。

由此可见，输出F与输入A、B和C之间的逻辑关系为

图2.30与非门工作电压与电流的分布

2)特性与参数

（1）电压传输特性

①输出电平：高电平输出电压UOH=3.6V，低电平输出电压UOL=0.3V。一般产品规定UoHmin=2.4V、UoLmax=0.4V时即为合格。

②开门和关门电平：开门电平UON是保证输出电平达到额定低电平时，所允许输入高电平的最低值，典型值UiHmin=2V。关门电平UOFF是保证输出电平为额定高电平时，允许输入低电平的最大值，典型值UiLmax=0.8V。

③阈值电压：也称门槛电压。即电压传输特性上转折区中点所对应的输入电压（UT≈1.3V），可以将UT看成与非门导通(输出低电平)和截止(输出高电平)的分界线。

④噪声容限：低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压(正向干扰)，用UNL表示：UNL=UOFF-UoLmax。高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压(负向干扰)，用UNH表示：UNH=UoHmin-UON

（2）输入特性

①输入短路电流IIS：当UI=0时的输入电流称为输入短路电流，典型值约为-1.5mA。

②输入漏电流IIH：当UI＞UT时的输入电流称为输入漏电流，约为10μA。

（3）输入负载特性

为了保持稳定地输出高电平，必须使UI≤UOFF，此时求得的输入电阻值称为关门电阻ROFF。要使与非门稳定地工作在截止状态，必须选取RI＜ROFF。

为了保证稳定地输出低电平，应该有UI≥UON，此时求得的输入电阻称为开门电阻，用RON表示。对于典型TTL与非门，RON=2kΩ，即RI≥RON时才能保证与非门可靠导通。

（4）输出特性

输出特性是指输出电压随输出电流（负载电流）变化的关系。为了保证UOL≤0.35V，应使IL≤25mA。为了保证稳定地输出高电平，要求负载电流IL≤14mA，允许的最小负载电阻RL约为170Ω。若负载过小，则输出端通过一个上拉电阻来驱动负载，由上拉电阻提供部分负载电流。

（5）扇入系数和扇出系数

扇入系数Ni是指门的输入端数，它由厂家制造时确定，一般Ni£5。

扇出系数No是指一个门能驱动的同类型门的个数。低电平的扇出系数为NoL，高电平的扇出系数为NoH。NoH远大于NoL，通常所说的扇出系数No是指NoL，TTL系统典型值为10。

（6）平均延迟时间tpd

平均延迟时间表示输出信号滞后输入信号的时间。TTL门的tpd通常为3~40ns。

2.集电极开路门

集电极开路门又称OC(OpenCollector)门，输出三极管的集电极开路，使用时需要外接电阻。图2.31是OC与非门的电路，其符号如图2.32所示。

OC门的输出端可以直接并接，如图2.33所示。图中只要有一个门的输出为低电平，则F输出为低，只有所有门的输出为高电平，F输出才为高，因此相当在输出端实现了线与的逻辑功能，即。

图2.31OC与非门电路图2.32OC与非门电路符号图2.33OC与非门连接

3.三态门

三态门简称TS门。普通TTL门的输出只有两种状态：逻辑0和逻辑1，这两种状态都是低阻输出。三态门还有第三种状态：高阻态Z，这时输出端相当于悬空，此时输出端无电流流出流入。图2.34是三态与非门的电路。

图2.34三态与非门电路

通常采用倒三角“Ñ”来表示逻辑门是三态输出，EN称为使能端，有低电平和高电平两种有效方式，如图2.35所示。有时“Ñ”可以不标注。

图2.35三态门逻辑符号

三态门主要用来实现多个逻辑门在同一个公用通道轮流传送数据，如图2.36(a)所示，这个公共通道通常称为总线，各个三态逻辑门可以在控制信号的控制下与总线连通或脱离。与总线相连的三态逻辑门在任何时刻只能有一个控制端有效，即只有一个门传输数据。

三态门还可以实现双向传输，如图2.36(b)所示。当EN=0时，G1导通，G2输出高阻态，数据从A传输到B；当EN=1时，G1输出高阻态，G2导通，数据从B传输到A。

图2.36三态门的应用

三态门输出波形中的高阻态通常采用中线来描述，如图2.37所示，即波形位于高低电平中间，但它不代表电压关系，高阻态是没有电压输出的。

图2.37三态门输出波形

2.4.2CMOS集成逻辑门

CMOS电路又称为互补MOS电路。

1.CMOS逻辑门

1）反相器

电路如图2.38(a)所示，它由两个增强型MOS场效应管组成，其中T1为NMOS管，称为驱动管，T2为PMOS管，称为负载管。

2）与非门

图2.38(b)为CMOS与非门电路。T1、T2是两个串联的NMOS管，T3、T4为两个并联的PMOS管。

3）或非门

图2.38(c)为CMOS或非门电路。T1、T2是两个并联的NMOS管，T3、T4为两个串联的PMOS管。

图2.38CMOS逻辑门

2.CMOS传输门

传输门由NMOS管和PMOS管并接而成，如图2.39(a)所示，图2.39(b)是其逻辑符号。

传输门的一个重要用途是作为模拟开关，它可以用来传输连续变化的模拟电压信号。模拟开关的基本电路由CMOS传输门和一个CMOS反相器组成，如图2.39(c)所示。

图2.39CMOS传输门

2.4.3集成门电路系列

1.TTL集成电路系列

TTL系列主要有54系列和74系列，两个系列都有相同的子系列，主要是工作温度和工作电压范围有差别。54系列工作温度和电压范围更大，通常用在军品上，74系列则用在工业和民品上。下面介绍74系列主要子系列的特点

1）74S系列

74S系列又称为肖特基系列。本系列通过采用肖特基抗饱和三极管和有源泄放网络来改善电压传输特性、加快转换过程，从