《电工电子技术基本教程 第2版》课件-第6章-逻辑门和组合逻辑电路

第6章逻辑门和组合逻辑电路

数字电路的基本单元---逻辑门逻辑代数及其化简组合逻辑电路数字电路和模拟电路相比有以下几个主要不同点：（1）数字电路：离散的脉冲信号，模拟电路：随时间连续变化的信号。（2）数字电路：输入输出之间的逻辑关系，模拟电路：输入输出之间的大小、相位等问题。（3）晶体管的工作状态不同。数字电路中晶体管工作在开关状态，即工作在饱和与截止；模拟电路中晶体管多工作在放大状态。（4）数字电路的数学工具是逻辑代数，表达数字电路逻辑功能的方法：真值表、逻辑表达式和波形图等。6.1.1

与运算和与门6.1数字电路的基本单元---逻辑门ABYY=AB&BEAY与门逻辑符号逻辑表达式2.符号及表达式逻辑变量逻辑乘法ABY000010100111真值表与逻辑关系:

当决定事件的各个条件全部具备之后，事件才会发生。1.或逻辑关系：当决定事件的各个条件中有一个或一个以上具备之后，事件就会发生。6.1.2

或运算和或门Y=A+B2.逻辑符号及逻辑式ABY000011101111真值表1.非逻辑关系：决定事件的条件只有一个，当条件具

备时，事件不会发生，条件不具备时，事件发生。6.1.3

非运算和非门2.逻辑符号及逻辑式Y=AAY0011非门逻辑真值表1.与非门Y=ABABY&6.1.4

其他逻辑运算和复合门2.或非门3.与或非门YABC

>

1D＆＆Y=A·B+C·DY=A+B

>

1ABY5.同或门4.异或门=A⊙BY=AB+AB=A

BABY=1ABY=Y=AB+AB逻辑真值表ABY000011101110逻辑真值表ABY001010100111A

B=A⊙B三态门输出有三种状态：逻辑0逻辑1高阻状态:相当于输出悬空6.三态输出门（ThreestateOutputGate,TS）高有效&ABENY&ABEN三态门符号：低有效&ABY&ABY用三态数据门实现数据的双向传输三态门简单应用：&A1B1EN1&A2B2EN2&AnBnENnEN1EN2ENn

总线结构，分时传送：任何时刻仅有一个EN=1,把选中的门输出传送到总线，未选中的门输出相当于和总线断开。基本逻辑关系小结与&ABYABY≥1或非1YAY=ABY=A+B与非&ABY或非ABY≥1异或=1ABYY=A

B

逻辑符号表示式=ABY同或例

两输入端的与门、或门、与非门、或非门对应下列输入波形的输出波形分别如下：AB与门或门与门：全1才1；或门：有1就1与非门或非门与非门：有低必高，全高才低；或非门：有高必低，全低才高TTL—晶体管-晶体管逻辑集成电路集成数字电路具有体积小、耗电量小、可靠性高、转换速度快等优点。输入和输出都由双极型晶体管组成的晶体管－晶体管逻辑电路，按英文缩写称为TTL电路，又称双极型逻辑电路。本节介绍应用最广的TTL与非门电路。TTL(Transistor-TransistorLogicIntegratedCircuit)6.2

集成门电路+5VABCT1R1R2T2T3T4T5R3R5R4uo

(Y)设uA=0.3V

则

VB1=0.3+0.7=1VRLuo=5–uBE3–uBE4–uR2=5–0.7–0.7=3.6VY=1拉电流VB1=1Vuo=3.6V•T2、T5截止T3、

T4导通6.2.1TTL与非门电路+5VABCT1R1R2T2T3T4T5R3R5R4uo

(Y)设uA=uB=uC=3.6V，输入端全部是高电平，

VB1升高，足以使T2,T5导通，uo=0.3V，Y=0。且VB1=2.1V，T1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3导通，T4截止。灌电流VB1=2.1VVC2=1Vuo=0.3V由以上分析可知：当输入端A、B、C

均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端就为高电平，正好符合与非门的逻辑关系。ABCY&Y=ABCTTL与非门电压传输特性与非门的传输延迟时间74LS00、74LS20外引线排列图+5VABT1R1R2T2T3T4T5R3R5R4YDEVB1=1VE=0时，VB1=1V，T2、T5截止；E=1时，二极管

D截止，Y=AB，同TTL与非门。VB3=1V6.2.2

三态输出与非门电路二极管D导通，VB3=1V，T4截止，输出端开路（高阻状态）&ABEY

(a)电路(b)高电平有效(c)低电平有效三态输出与非门电路和逻辑符号6.3

逻辑代数及其化简1.基本运算规则

6.3.1逻辑代数的运算公式或：A+0=A，A+1=1，A+A=1，A+A=A非：A=A与：A•0=0，A•1=A，A•A=0，A•A=A交换律：

A+B=B+A，AB=BA

结合律：

A+(B+C)=(A+B)+C=(A+C)+B，A(BC)=(AB)C=(AC)B

分配律：

A(B+C)=AB+AC，

A+BC=(A+B)(A+C)证：(A+B)(A+C)=A•A+AC+BA+BC=A+AC+AB+BC=A(1+C+B)+BC=A•1+BC=A+BC2.基本定律AB=A+B

反演律(德•摩根定理)A+B=AB10001000111011101010110001010011BA（1）（2）证明：证明：逻辑表达式的某些项（或因子）可能被其他项所包含，因而是多余的或无关的，可以“取消”或“吸收”。吸收律（3）证明：证明：（4）6.3.2利用逻辑代数化简逻辑函数（2）吸收法A+AB=A例1：化简例2：化简（1）并项法

A+A=1（3）消去法A+AB=A+B（4）配项法A=A（B+B）例3：化简例4：化简例：化简F=ABC+ABD+ABC+CD+BD解：F=ABC+ABC+CD+B(AD+D)=AB+ABC+CD+BD=B(A+AC)+CD+BD=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CD=ABC+ABC+CD+B(A+D)=ABC+ABC+CD+BA+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：（1）根据逻辑图，写出逻辑函数表达式（2）对逻辑函数表达式化简（3）根据最简表达式列出真值表（4）由真值表确定逻辑电路的功能组合逻辑电路：逻辑电路在某一时刻的输出状态仅

由该时刻电路的输入信号所决定。6.4组合逻辑电路6.4.1组合逻辑电路的分析逻辑式逻辑图Y=BC+AAB1C&Y>1ABCY0001101110111000111101001011101

1真值表列下图逻辑电路的表达式和真值表例1分析下图逻辑电路的功能。Y=ABAB=AB+AB真值表ABY001010100111功能：当A、B取值相同时，输出为1，是同或电路。&1&1&ABYABABABAB=1Y例2&1分析下图逻辑电路的功能。&1&ABY真值表ABY000011101110功能：当A、B取值不同时，输出为1，是异或电路。AB=1YY=AB+AB=AB+AB例3根据给定的逻辑要求，设计出逻辑电路图。设计步骤：（1）根据逻辑要求，定义输入输出逻辑变量，列出真值表（2）由真值表写出逻辑函数表达式（3）化简逻辑函数表达式（4）画出逻辑图6.4.2

组合逻辑电路的设计

试设计一个三人表决逻辑电路。当多数人赞成

时，议案能够通过；否则，议案被否决。

(1)列真值表

(2)写出逻辑表达式ABCABCABCABCABCY00000010010001111000101111011111例1

(3)化简逻辑表达式（A+A=A的反用）（因为）（的还原）（根据摩根定理）

(4)画逻辑图设计一个三变量奇偶检验器。要求:

当输入变量A、B、C中有奇数个同时为

1时，输出为1，否则为0。用与非门实现。(1)列真值表(2)写出逻辑表达式(3)用与非门构成逻辑电路ABCY00000011010101101001101011001111例2

(4)逻辑图YCBA01100111110&&&&&&&&10106.4.3

常用组合逻辑电路1.加法器——实现二进制加法运算的电路AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位a.半加器(1)一位加法器两个一位二进制数相加时不考虑进位信号，称为“半加”，实现半加操作的电路叫做半加器。逻辑式:真值表000101010011CBA0110S逻辑图逻辑符号b.全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。AiBiCi-1SiCi0000111100110011010101010110100100010111真值表

74LS183是加法器集成电路组件，含有两个独立的全加器。(2)多位加法器4位串行加法器：根据进位的方式不同，有串行加法器和超前进位加法器。优点：电路简单，缺点速度慢。4

位二进制超前加法器2.编码器编码：用数字或符号来表示某一对象或信号的过程称为编码。数字系统是用二进制数来表示信号的，如计算机中的数据、指令和地址都是用二进制数来表示的。多位二进制数的排列组合，可称之为代码。如果给一组代码分别赋以一定的含义，即为编码。

n位二进制代码可以表示2n个信号。（1）二进制编码器二进制编码器—将输入信号编成二进制代码的电路3位二进制编码器：真值表逻辑式:逻辑图:二－十进制编码——从由0和1二进制数码组成的4位十六种状态中，按一定规则选取十个状态代表十进制的十个数码。按英文缩写，简称BCD编码或BCD码。8421编码——最常用的编码就是按照四位二进制数每一位的权（从左往右为8、4、2、1）取前十个状态代表十进制的十个数码。(2)二–

十进制编码器几种常用的BCD编码表

二–十进制优先编码器：将编成0110~1110

的优先权最高，最低输入的低电平信号变成一个对应的十进制的编码

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。实例：集成优先编码器74LS14774LS4147编码器功能表74LS147集成优先编码器引脚图:低电平有效

译码是编码的逆过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。

3.译码器（1）二进制译码器若输入端的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、

4线—16线译码器12345678

A0A1

A2

SB

SCSAY7

地

VCCY0Y1Y2Y3Y4Y5Y674LS1381615141312111091234567874LS138管脚图

A2

A0是译码器输入端，Y0

Y7是译码器输出端，且以反码形式输出。SC、

SB、SA为三个使能输入端，只有当它们分别为0、0、1时，译码器才正常译码；否则不论A2

A0为何值，Y0

Y7都输出高电平。3线—8线译码器74LS138:74LS138的功能表输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111Y0=A2A1A0Y1

A2A1A0=……Y7=

A2A1A0例：用74LS138实现Y=AB+BCY=AB（C+C）+BC（A+A）=ABC+ABC+ABC利用中规模组件设计组合电路74LS138A0

A2

A1AB

CSASBSC1Y3Y6Y7&Y=ABC+ABC+ABC=ABCABCABC=Y3Y6Y7二-十进制译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。（2）显示译码器用七个LED封装在一起的七段LED显示器的外形和内部电器，如图所示。

发光二极管（LED）显示器

单个的LED管的外形和符号如图所示，可显示二进制数码，“1”亮“0”暗。abcdfgabcdefg111111001100001101101e

七段共阴显示器件的工作原理：abfgecd•fg

abedc•+abcdefg•abcdefg+++++•

以半导体数码管为例，由特殊的半导体材料磷砷化镓组成，当一定的电流通过时，会发光。共阴极接法共阳极接法74LS481615141312111091234