实验项目4 印刷电路板的设计

实验项目4

学生姓名：实验地点：4-214

试验时间：2014-3-28实验成绩：

批改老师：戴勤批改时间：2012-4-20

实验项目4印刷电路板的设计

一、实验目的与要求

1、掌握通过手工方式与系统内置的向导，新元件封装的制作方法与操作步骤。

2、掌握对元件封装库进行管理的基本操作。

3、掌握由原理图生成网络表

4、懂得电路板的物理边界与电气边界的区别及绘制方法，熟悉由向导生成电路板的过程。

5、重点掌握自动布线规则的设置及自动布线有关命令的使用，懂得DRC校验的功能,

6、掌握几种手工调整布线的操作技巧，如将焊盘或者元件接入到网络内的操作步骤，时导

线、焊盘或者字符串进行全局编辑的操作方法等。

二、实验仪器与设备

已安装Protel99se软件的PC—台

三、实验内容

1、给出发光二极管的SCH元件，如图4.1所示。请绘制出其对应的元件封装，如图4.2所

示。两个焊盘的X-Size与Y-Size都为60mil,HoleSize为30mil,阳极的焊盘为方形，编号

为A,阴极的焊盘为圆形，编号为K,外形轮廓为圆形，半径为l20miL并绘出发光指示。

图4.1发光二极管的SCH元件图4.2发光二极管的PCB元件

2、NPN型三极管的SCH元件，如图4.3所示，其对应元件封装选择TO-5,如图4.4所示。

由于在实际焊接时，TO-5的焊盘1对应发射极，焊盘2对应基极，焊盘3对应集电极，它

们之间存在引脚的极性不对应问题，请修改TO-5的焊盘编号，使它们之间的保持一致，并

重命名为TO-5A。

TO-5

3、通过封装制作导向，绘制出实验二中元件ICS512对应的封装SOP-8,如图4.5所示。焊

盘的X-Size为80mil,Y-Size为24mil。第一引脚的焊盘为矩形，其余焊盘的两端为半圆形。

纵向相邻焊盘之间的距离为50mil,横向相邻焊盘之间的距离为220milo

O

图4.5S0P-8封装

4、通过封装制作导向，绘制出实验二中开关DIPSW8对应的封装DIP-16,如图4.6所示。

焊盘的X-Size与Y-Size均为50miLHoleSize为30与1。第一引脚焊盘为方形,其余焊盘为

圆形。纵向相邻焊盘之间的距离为lOOmiL横向相邻焊盘之间的距离为30()mil。

图4.6DIP-16封装

5、手工绘制二极管IN4007的封装RAD-0.2。如图4.7所示。两个焊盘的X-Size与Y-Size

都为60mil,HoleSize为30miL二极管阳极的焊盘为方形，阴极的焊盘为圆形，外形轮廓

为距形，并绘出方向指示。

图4.7二极管的封装RAD-0.2

6、使用电路板生成向导，新建一个边长为1500mil的正方形电路板，在电路板的四角开口,

尺寸为lOOmilXIOOmil,无内部开口，双层板，过孔不电镀，使用斜脚式元件，元件管脚间

只同意一条导线穿过，最小走线宽度为lOmil,走线间距15mil。所使用元件如表4.1所示。

电气原理图与PCB布局如图4.8所示。操作练习内容如下：

1）分别使用直接装载与利用设计同步器两种方法装入网络表与元件。

2）分别使用群集式与统计式两种方法进行自动布局，并使用手工方法对布局进行调

整。

3）使用全局自动布线。

4）在电路板上添加三个焊盘，标注为VCC、GND与CLK,并把他们连入相应的网络。

表4.1元件一览表

元件名称元件标号元件所属SCH库元件封装元件所属PCB库

RES2RkR2MiscellaneousDeviccs.ddbAXIAL0.4Advpcb.Ddb

CAPClMiscellaneousDeviccs.ddbRADO.IAdvpcb.Ddb

CRYSTALY1MiscellaneousDeviccs.ddbXTALIAdvpcb.Ddb

74LSOOU1A、U1B、U1CPn.>tclDOSSchematicLibniries.ddbDIPI4Advpcb.Ddb

MOO《向〉-

-1500<rnil>

图4.8电气原理图与PCB布局图

7、使用电路板生成向导，新建一个边长为1800mil的正方形电路板，在电路板的四角开口,

尺寸为100milX100mil,无内部开口，双层板，过孔电镀，使用针脚式元件，元件管脚

间只同意一条导线穿过，最小走线宽度为20miL走线间距15mil0加载Advpcb.ddb无

件封装库，所使用元件如表4.2所示。电气原理图与PCB布局如图4.9所示。

操作练习内容如下：

1）利用设计同步器装入网络表与元件。

2）先对集成电路555进行预布局（以555为布局的中心），再使用群集式方法进行自动布

局，并使用手工方法对布局进行调整。

3）先劝电阻R1进行手工预布线，然后再使用自动布线完成其它布线任务。

4）使用全局编辑，对电源与接地的走线线宽变为30mil。

表4.2元件一览表

元件名称元件标号元件所属SCH库元件封装元件所属PCB库

RES1RI、R2MiscellaneousDcviccs.ddbAXIAL0.3Advpcb.Ddb

CAPCKC2MiscellaneousDevices.ddbRADO.IAdvpcb.Ddb

UA555UIProtelDOSSchematicLibraries.ddbDIPSAdvpcb.Ddb

4HEADERJP1MiscellaneousDcviccs.ddbPOWER4Advpcb.Ddb

JP1

n蒯

IZ-

•L_l»叼

ggC2CllkU

--K

O

4HEADERQ.QluF(LQluF

O

mi

)001700(mil)-

800<mi1>

图4.9电气原理图与PCB分布

8、利用设计同步器或者网络表文件，装入实验二原理图2.2的网络表与元件，绘制PCB板

框，设置为板长1800mil,宽1200mil,按照电路的功能进行元件的手工布局与调整，可参

照图4.10的布局。

E3EE][■]lllllllluz

”。扁I

SUI

四、实验结果与分析

5?D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验43fl发光二极管.PCB

lacementTools

@$-T+叫一'至

Componentplacementx

心苴骨吁唇野

而卅辿i$：界

蒯甑尊图国・

\TopLayeaBottomLayeij；、

哥D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验43a发光二极管.PCB

Advpcb.ddbPCBFootprints.lib

•[D:\ProgramFiles\gjjdesign\Pt.ddbj

EditViewPlaceToolsReportsWindowHelp

£Q回应/、因:>：+#cc?

Pt.ddb|实验4g,PCBLIB1.LIB

ComponentWizard-SmallOutlinePackage(SOP)

Specifythepaddimensions?

Typeinthepaddimensionvalues

BLibPlacementToolsx

二@rT网。公

、公口雕

3lace

<Back

Add

-[D:\ProgramFiles\gjjdesign\Pt.ddb]

EditViewPlaceToolsReportsWindowHelp

ea@应@二>：+#sc?

Pt.ddb|实验42PCBLIB1.LIB

ComponentWizard-SmallOutlinePackage(SOP)

Howshouldthepadsberelativelypositionned?

Typeinthepadspacingvalues

BLibPlacementToolsx

二◎TT汹。£

220mil

：＜

EOmil

PlaceNext>ICancel

<Back

DesignExplorer-[D:\Pr0gr3mFiles\gjjdesign\Pt.ddb]

麴yFileEditViewPlaceToolsReportsWindowHelp

惜自国昌ea回）⑸♦'国二＞：+#sc?

Ptddb；实验4PCBLIB1.LIB

ComponentWizard

Selectfromthelistthepatternofthecomponent

,10.10©

wishtocreate：

Diodes

Dualin-linePackage(DIP)

EdgeConnectors

LeadlessChipCarrier(LCJ

Whatunitwouldyouliketousetodescribethis

ccrr*cccac.O__________

SelectaIImperial(mi

<BackNext>(

ea回应：＞：+#cc?

Pt.ddb实验4电PCBLIB1.LIB

：BLibPlacementTools

,o

匚◎rT+-'°x

口峨

Place

Add

[D:\Programf-iles\gjjdesign\rt.ddbj_

EditViewPlaceToolsReportsWindowHelp

pp©S：»、◎；＞：+#cc?

Pt.ddb|实验4跤PCBLIB1.LIB

SLibPlacementToolsx

[◎TTX

'GG0口麒

"ace

Add

\DesignExplorer-[D:\ProgramFiles\gjjdesign\Pt.ddb]

唠FileEditViewPlaceToolsReportsWindowHelp

惜障IS昌^Q回应^\□：＞：+#GC?

BrowsePCBLibPtddb实验4命PCBLIB1.LIB

Components

DIP-16

SOP-8

T0-5A

发光二极管

PCBLibPlacementToolsx

弋@TT+10-10/>

GGA0口漂

<

Ranama

魅卜FileEditViewPlaceToolsReportsWindowHelp

限后IS昌囱⑸S：：：：:>：+#sc?

BrowsePCBLib|jJ上Pt.ddb|实验4⑷PCBLIB1.LIB|

E：\gjj・nedang\Pt.ddb

Pt.ddbDWJJ

f'I\

]

E:\gjj»nedang\Pt.ddb

Pt.ddbLJWJJ

:\gjj<nedang\Pt.ddb

Pt.ddbOWJJ

jwnedangXPt.ddb

Pt.ddbnWJJ

E:\gjjwnedang\Pt.ddb

Pt.ddb-JWJJ

匕E:\gjjwnedang\Pt.ddb

Pt.ddbWJJPCB1.PCB|

匿D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验4削PCB2.PCBjSheetl.Sch

Netlist

ThisoperationbringstheschematicdesigndataintothePCBworkspaceusinganetlistfile.If

youareloadinganetlistforthefirsttimeNetlistMacrosarecreatedfortheentirenetlist.Ifyou

areForwardAnnotatingyourdesignNetlistMacrosarecreatedforeachdesignchange.You

canmodify,addanddeleteNetlistMacrostoincludeoromitparticulardesignchanges.Note:

componentsarematchedtydesignatoronly.

NetlistFiNoNetlistFile旦rowse…|

-Deletecomponentsnotii-Updatefootpr

No.ActionError

StatusNonetlistfilespecified

Advanced...!ExecuteFCancel]|Help

:\ProgramFiles\gjjdesign\Pt.ddb

Idb；实验4旬PCB2.PCB|Sheetl.Sch

Load/Forv/

Netlist

Thisoperaj

youarelo^

areForwa^

，中

canmodify

componen

NetlistFi

No.Act

Status

Advanced..

3gramFiles\gjjdesign\Pt.ddb

|实验4却PCB2.PCBSheet!.Sch

爱D:\ProgramFiles'疝design\Pt.ddb

PLddbl实聆4SOPCB1.PCB|

acementToolsx

,"二@rT产「。.；/

□

X

宜

浊0

I舞

°|0

|°DO舍O

乖

至

界

州

00一1^

容

即)3

甑ft

0

ra♦

•♦

♦

♦

口

口

』

』

丁

<-

g

“

u

u巾

oM

dX

旧^

。N

o

lon

gdl

no。

x345

gs9U

I0B

B3

xId

«vU

3B

【dOI5

o

wI

nrI

B*

pp.

&9

Sx4J>1

B:•

qJ•I

ly•-

xldnu(f

lu1•d

<u"。ow

M£o

nMIa

I口Iu

3■?qIo

d

JEE

BWO

-SJ

d

sJS*

B32

23pN

_usSn

sn。

d-S

。3olL

弓J

3(t

4J

d

1«

q

p

pB

.E

/

\3h

ud

6E

年3X

pd（口W）nnci-

号

\同

SO

_Hp懿

拿

0-§弗t

.描

0-

杯-

FP

iS即

q1

p-

pSK

X®

c>±

Pt.ddb|实验4311PCB1.PCB

UI

74LS00

♦・

e一R

-查

epH2

ro

eYl

_e

回

»:\ProgramFiles\gjjdesign'Pt.ddb

1dbi实验4aaPCBI.PCB|

UI

74LS

Preferences|

ClusterPlacStatistical-basedautoplacer-placesto

aininizeconnection

StatisticalPIlengths.Usesastatisticalalgoritha,sois■

,

歹GroupComponentsPowerNeh

歹RotateComponentsGroundNe|

GridSize|20mil

OKCancelHelp

R2

1K

i-l

爱D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验430PCB1.PCB

受D:\ProgramFiles'前design\Pt.ddb

Pt.ddb实验4斯PCB1.PCB

X

勿

咚

X1K

(

二

■,'ProgramFiles\gjjdesign\Pt.ddb

x

o-db|实验4PCB2.PCB扰Sheetl.Sch[

WD:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验4司PCB2.PCBSheetl.Sch

ED:\ProgramFiles\gjjdesign\Pt.ddb

”.ddb实验40PCB2.PCB|

替D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验41PCB2.PCBSheetl.Sch

A.

.

.

.

O9S

(.

1.

2.

).

号.

.

I.

(

w二

5

-

>gramFiles\gjjdesign\Pt.ddb

实验430PCB2.PCBSheetl.Sch

1UUII

•。。据

RI

IK

er/BottomLayerechanicall阳echanical2AMechar^ttomF

programAles\gjjdesign\Pt.ddb

北|实验430PCB2.PCBSheetl.Sch

Netlist

ThisoperationbringstheschematicdesigndataintothePCBworkspaceusinganellistfile.If

youareloadinganetlistforthefirsttimeNetlistMacrosarecreatedfortheentirenetlist.Ifyou

areForwardAnnotatingyourdesignNetlistMacrosarecreatedforeachdesignchange.You

canmodify,addanddele:eNetlistMacrostoincludeoromitparticulardesignchanges.Note:

componentsarematchedbydesignatoronly.

NetlistFi|Sheet1.NET(Pt.ddb)Browse...

Deletecomponentsnotii-Updatefootpr

No.Action

Status

Advanced..]ExecuteIjCanceldHelp

ogramFiles\gjjdesign\Ptddb

|实验4到PCB2.PCB|Sheet!.Sch

NetiistManager

Properties|

NetClasses

Close

费D:\ProgramFiles\gjjdesign\Ptddb

R.ddb实验432PCB2.PCB|sheet1.Sch

Ue1WUII

mD:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb-I实验4I

D:\ProgramFiles\gjjdesigr\Pt.ddb

ddb―I实验4|

画一蒯一款ttl01MMlMl

SBl.PCBPCB2.PCBPCBUB1.UBPlacel.PlcPlace2.PlcPlace3.PlcPlace4PlePace5.PlcPlace

eet2.Sch

'D:\ProgramFiles\gjjdesign\Pt.ddb

t.ddb—1实验4

>CB1.PCBPCB2.PCBPCBUB1.UBPlacel.PlcPlace2.PlcPlace3.PlcPlace4,PlcPlace5.PlcPI

D:\ProgramFiles\gjjdesign\Pt.ddb

.ddbO实验4

CB1.PCBPCB2.PCBPCBUB1.UBPlacel.PlcPlace2.PlcPlace3.PlcPlace4.PlcPlace5.PlcPl.

ieet2.Sch

D:\ProgramFiles\gjjdesign\Pt.ddb

LddbO实验4

■D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb।实验4ISheet2.Sch割PCB3.PCB

>rogramFiles\gjjdesign\Ptddb

b实验4Sheet2.Sch到PCB3.PCBPlacetne

amFiles\gjjdesign\Pt.ddb

［验4Sheet2.Sch司PCB3.PCB

I”l»»l

JP1

4HFAnrp

UI

UA5

费D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验4SheetZ.Sch到PCB3.PCB|

pD:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验4|Sheet2.Sch割PCB3.PCB

费D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb实验4SheetZ.Sch却PCB3.PCB

-t

殳D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验4|Sheet2.SchHPCB3.PCB

登附

yiooo

」000

zx0.Olu0.01u

"D:\ProgramFiles\gjjdesign\Pt.ddb

Pt.ddb|实验4SheetZ.Sch励PCB3.PCB

ogramFiles\gjjdesign\Pt.ddb

|实验4|Sheet2.Sch到PCB3.PCB

Track

Properties

AttributesToMatchByCo£

WidthWidth|SameHl

LayerLayerAnyzlri

NetNetSameId

▼

,LockedLockedAnyri

SelectionrSelectio