用数字集成电路设计万年历电子钟逻辑电路_第1页
用数字集成电路设计万年历电子钟逻辑电路_第2页
用数字集成电路设计万年历电子钟逻辑电路_第3页
用数字集成电路设计万年历电子钟逻辑电路_第4页
用数字集成电路设计万年历电子钟逻辑电路_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、阿坝师范学院万 年 历 设 计 报 告 姓名:李朝林学号:20156045 班级:电子信息工程 02班在此处键入数字电子技术万年历设计报告目录1设计任务与要求22主要器件讨论与选择23.设计原理34单元电路设计 34.1显示电路34.2时分秒设计 .44.3星期天数设计54.4闰年平年判断电路64.5二月与大小月判断电路 94.6天数置数信号104.7校正电路114.8秒脉冲电路115. 完整的电路设计原理图 126. 电路调试过程与方法 137. 实验心得体会与总结 131. 设计任务与要求用数字集成电路设计万年历电子钟逻辑电路指标如下:1) 设计一个能直接显示“年”“月”“日”、“星期”、

2、“时”、“分”、 “秒”的十进制万年历时钟显示器。2) 具有校时的功能,可分别对“年”、“月”、“日”、“星期”、“时” “分” “秒”进行单独校时。2. 主要器件讨论与选择主要器件中显示模块选用 74SEG_BCD数码管显示8421bcd码, 计数模块统一选用74LS160作为计数芯片;74LS160具有同步置数异 步清零功能,同时在有时钟脉冲的情况下进行加计数, 无论采用同步 置数还是异步清零都可以实现 60s、60m、24h置数清零功能。因此74LS160是一个不错的选择。本次仿真通过 74LS160作为时分秒年月 日星期置数,通过秒计数的置数信号作为分计时的脉冲 cp,取反作 为分计时

3、的使能端,依次向高位进位达到显示目的。通过闰年、平年、大月、小月、二月的判断电路来控制天计数的 多少。校时电路,校时选用74LS74触发器作为跳变信号;74LS244存储 信号。起作用的只有一个,当校时有效时计时电路无效。3. 设计原理原理图如下:呈期廿数楼时电路译码显示电路疋*振荡器5/ 13万年加时种星示器框采禺P4. 单元电路设计4.1显示电路千 百 十个整个显示电路分为年、月、日、时、分、秒、星期几大模块。统一采用7SEG-BCD码管显示4.2时分秒设计秒怦和分忖的谡计秒和分的计矽用理相同蔑卡话同邦甘下图;、02*JIIP0101弊x齢1X *Xpx* AX*1 io7Xx7y /X

4、d此时际=Q2Qt卫当十检为6吋消hU5D3EMPEMTBQLKMRDiOOD3EHPENT CT-K LOAD MFTiZbTooUG83Q 141臼住Ei 貝Uhl尸EHT* GJlKLOrt 口 MRENPENTCL.K0503RGQOOO-l83i3HCO1OB秒古6:匸匸1 41 3 SIPVISlIG88 6 O1C23 貝匚OEHRENT、业KLOAOMRQCIO1计数模士夬低位FHPENTLOADMR741 f; lflOE32D3Cl2Q3ROOQCI Q1 iOSQ3ROOU2 B窗 DEC &.l po r- -aU13 A7 41 FOO74LS-0CU3 B7MiL.

5、8Oa通过清喀信号取反为高位cp秒分时一致采用74LS160芯片进行加计数,通过与非门截取信号作为 置数信号和高位进位信号,取反作为高位使能端;送入BCD数码管显示。4.3星期天数设计 星期的设计思路:星期是七进制,星期是从星期一到星期日。在七段译码器显示是: 1、2、3、4、5、6、8 (为了和人们的习惯一样,用8来表示星期日), 但是七段译码器是显示 09,在显示星期时,需将 0、7、9这三个 数屏蔽而不显示,在此电路中采用异步置数的方法来做到。 为此要做 到当达到6时就将其置数8,在8消失的同时将其置数1。由星期显 示的置数时序逻辑图可以看出在 LAO D保持两个脉冲的低电平时由6 和8

6、产生的低电平之和,同时可以看出置数 8的信号只比置数1的 信号早一个脉冲,从而实现显示了 8的下一个是显示1。在(6信号 来的时候)将其信号接到74LS160置数端的D,同时将七段译码器的 D接到74LS160的置数端A上。心星期呈示的蛊数叶序逻辑图匸天的淞信号MOD置S信呈X活号|S L洁号在此处键入数字电子技术万年历设计报告11/ 13、dQQwd02l(k/ /03X Ja/加0Kj&rm”一X*101肛星期的设计.LD - +Q *星期和天数的进位同时来自小时的进位,小时采用24进制当23: 00到来时产生清零信号同时向星期和日进位加一。如下图:4.4闰年平年判断电路闰年的判斷方法如下

7、二屮1 当个位十位不全为零时有:卩当年的十位为偶数时;它的个位则是(K 4.当年的十位为奇数时;它的个位:则是厶创百位干位为任意数八憧十位角莓*、。白20白岛0 0干。0EA000/001+J011Fflio-+J1WUP4-110b1*100呱2静26*升T1 叫叭9 -一Q 一一一|XX- J1118p(TX*f X” 1xzria10-11?、13* /I n*m1 1弘Y:岭=S3刊価!Sail-4 - Q 刊 Osn 為 *。十上00(k0014om010*-*110111P101too.Mr3”&7r-扣!叫乂匸X灯-UpU1弘厂 厂X-P *X-10ogpom甲01(kp110+

8、p11d101fj1000帖(k1/抽12 67p5p*01+失*LX#gX*X*XpX JX jXpXXp10*ioUpXXX.X*X卢北简有判斷月亠A、二月:* 圧出卡话的如下屮Ez月二 2 i-o Q机 LJQ110r1训X*=X10XrXr判断小月一年当中有小月和大冃之分,所以首充要对小月进彳亍刿断,一年当F冬“ 9 11 月是小月*也画出其主顫.如”X,X,-/ H/ 。十也个0。个个0-(?个(?个o丿在此处键入由其卡諾图化尚得:卫HRi0li乙石,文月即是小月非注意:月既车是大月,也不是小月九13/ 134.6天数置数信号置位天数信号的引出庄于在不同旳反愦信号作用下天数有不同町置

9、应方式,比怕在呎2趴述、31都有可总置 一,所以这需要判断;曰此引出这四种情况的反请信号.VWV-口计救的置位信号榕从“年月反馈回未的言号绢合起未就枸戍了日计数的置立言号,公式如下;W1=YYY29 W2=YtY=,Y dW3二 Y 小冃 Y30W4=YA31.JrO 4J20 n最终V5=W1-W2-V3-W4tq反向器肓,即得弭置位信号,+U30DU30:ASA* tuR日1iTKJZJL=ll叫A数字电子技术万年历设计报告 最后的N05即为天数置数信号。4.7校正电路 校时模块选用芯片74LS244与 74LS74触发器,74LS74作为跳变触发 器,加上脉冲CP开关一次电平跳变一次,Q

10、0作为正常计数的寄存器 使能端0E.Q1作为校正时的使能端 0巳当校正打开时,正常计数电 路不起作用。年月日加上与门提取数字九作为下一位正常计时的进位 脉冲。具体电路如下图:4.8秒脉冲电路 秒脉冲电路如下图秒脉冲采用555电路构成多稳态触发器产生频率为1hz的秒信号来作 为计时的时基信号。5. 完整的电路设计原理图在此处键入数字电子技术万年历设计报告6. 电路调试过程与方法电路调试:调试过程可加上不同的脉冲 cp到相应调试模块,检查各数码管 接线是否准确,各芯片网络标号是否准确同时校时到今日今时,确定走时是否准确。例如调试天数、星期、月份正常计数是否准确时可将 脉冲直接加在小时计数上,使能端

11、改为VCC直接进行下面的进位,不 用进行等待。为了使系统的设计具有条理性,采用分块模式的调试方 法。逐一对各功能模块和单元电路来检测,电路调试主要分两部分: 1.调试计数电路2.调试显示电路等。计数调试:计数电路都采用74LS160级联的方法来实现,确保芯 片完整并且接线正确。显示调试:在接线正常,无管脚混乱的情况下,CP发送脉冲、计数、译码最后到显示,首先调试一路的显示是否正常,然后循 序渐进,步步为营,通过译码,看数码管能否按照10进制正常显 示,如果有乱码情况,则检查译码器管脚与数码管脚接线是否混 舌L,根据实际理论分析所存在的问题,检查出错误。7. 实验心得体会与总结数字电路万年历设计采用集成电路芯片通过对时分秒电路设计 星期天数月份年的显示、存储选用主要涉及到时钟脉冲源电路设计; M进制计数电路设计;进位控制信号设计;如何通过卡诺图实现

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论