实验21-计译显及数字钟电路11冬.ppt

1、实验十八 MSI译码显示电路实验二十一 集成计数器应用,实验目的,掌握集成计数器的逻辑功能及使用方法； 掌握计数、译码、显示电路的一般设计方法； 熟练用示波器测试计数器输出波形的方法； 掌握数字钟基本功能电路的设计与调试方法； 为用ISP器件仿真设计学习做基础准备。,4位二进制同步加计数器,表5.21.4 计数器161功能表,CC40161(74LS161)的逻辑功能,清零,使能,数据输入置数,进位,置数,ET=CTT&CTP 高电平有效,CO=Q3 & Q2 & Q1 & Q0,教材p161面,计数器161的时序波形图,*同步预置与CP同步，与ET无关,构成任意进制计数器的方法,利用同步预置

2、置零,利用异步清零,优点：,清零可靠,输出没有毛刺！,以09十进制为例,构成多位计数器的级联方法,串行进位（异步）,优点：简单；缺点：相对较慢，易出现毛刺（竞争冒险）！,六十进制计数器（059）,六十进制计数器,并行进位（同步）推荐多用,优点：速度较快，稳定可靠； 缺点：较复杂！,构成多位计数器的级联方法2,*图中红线很重要，因为同步预置与CP同步，与ET无关。,特别说明,单片计数，推荐同步预置方式，不过有时可能预置和清零都要用上，请自行斟酌。 串行级联相对较简单，但出现意料之外同步问题的几率较大。较简单的多级计数电路多采用并行级联。而对于复杂多级计数器电路，一般时序关系紧密的单元电路间多采用

3、单时钟并行级联构成模块，模块间则根据总体时序关系选择全并行或全串行级联；但不要串并行混乱夹杂。 实际设计中，复杂计数电路都是先仿真，依据仿真结果确定电路形式，然后做硬件；再根据硬件实际运行情况调整设计或对暂态毛刺做滤波处理，确保暂态不会造成后级误动作。,Light Emitting Diode (LED) Readout,共阴七段显示器,教材p137面 实验十八,七段显示译码器 CC4511,管脚定义,Top View,7段数码管定义,表5.18.1 CC4511功能表,灯测试,灭灯,锁存,4511不显9以上数据。实验箱上的74XX显示:,Q3 ,Q0 ,Q1 ,Q2 ,BCD-to-7 Se

4、gment Latch/Decoder/Driver,4511标准译码显示电路,Q3 Q2 Q1 Q0,公共限流电阻 200W会亮些,实验内容和要求,设计并组装六十进制计数、译码、显示电路。 现场验收 演示功能，CP为3Hz TTL-OUT； 记录波形： CP为1kHz正方波，观测并记录六进制计数器(即十位)输出Q0、Q1、Q2的波形，波形图应能正确展示它们的时序关系。 *观测波形的方法？上次讲的触发设置不要忘光了,单人必作任务：计小时为0023；计分钟为0059；校时可快速计时；选做任务：定时分提醒。 双人联合必作：计时、分、秒，对时分快速校时，定时分秒提醒；选做任务： 仿电台报时。 自行设

5、计小时计数级联控制部分：0009101920-21-22-23-00设计关键之一。谨慎处理同步异步级联设计，若异步暂态能从显示电路上看到就不符合要求！ 完成后申请检查；检查通过后电路会立即拆掉。,延伸实验 简易数字钟MSI硬件设计,简易数字钟硬件设计单人要求,外信号发生器,简易定时提醒：7时54分亮灯数码管上小数点 ，持续6分钟。,时,时,时,分,分,分,选做,简易数字钟双人联合要求,简易定时提醒：xx时xx分00亮灯，持续1分钟,选做内容,简易仿电台报时功能：在59分51秒、53秒、55秒、57秒、59秒时各发出一次高电平信号，持续1秒钟，点亮发光二极管（数码管小数点），结束时刻即为整点。,

6、必做内容,注意布局和共地共电源问题,书面报告：,规范画出数字钟整体电路原理图，标明芯片引脚号。描述电路模块级工作原理。 p145面思考题1；p168面思考题1，2。,本实验具体电路可以参考（也只供参考）： 罗杰 谢自美电子线路设计.实验.测试第7章7.4节,16,参考设计思路图,校时电路的设计,当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时） 校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 为使电路简单，这里只进行分和小时的校时,对校时电路的要求是 在小时校正时不影响分和秒的正常计数 在分校正时不影响秒和小时的正常计数 校时方式有“快校时”和“慢校时”两种 “

7、快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数 “慢校时”是用手动产生单脉冲作校时脉冲,S1为校“分”用的控制开关,S2为校“时”用的控制开关,校时脉冲采用分频器输出的1Hz脉冲,如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”,需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路,闹钟（定时控制）电路的设计,解：7时59分对应数字钟的时个位计数器的状态为(Q3Q 2Q 1Q 0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。,例：要求上午7时59分发出闹时信号，持续时间为1分钟。,仿广播电台正点报时电路,当数字钟计时快要到正点时发出提醒；仿电台按照4低音1高音的顺序发出间断声响；最后一声高音结束的时刻为正点时刻。 设定4声低音（约500Hz）分