数字逻辑试卷及答案0_第1页
数字逻辑试卷及答案0_第2页
数字逻辑试卷及答案0_第3页
数字逻辑试卷及答案0_第4页
数字逻辑试卷及答案0_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字电路与逻辑设计模拟试卷1试题卷注意: 1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。请监考老师负责监督。2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。3.本试卷满分100分,答题时间为90分钟。4.本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。一、单项选择题(本大题共10小题,每小题2分,共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。1. 下列四个数中,最大的数是 。A (AF)16B (001010000010)8421BCDC (10100000)2D (198)102. 触发器

2、有两个稳态,存储8位二进制信息要 个触发器。A 2B 8C 16D 323. 下列门电路属于双极型的是 。A OC门B PMOSC NMOSD CMOS4. 对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为 。A RS=X0 B RS=0X C RS=X1 D RS=1X5. 以下各电路中, 可以产生脉冲定时。A 多谐振荡器B 单稳态触发器C 施密特触发器D 石英晶体多谐振荡器6. 下列逻辑电路中为时序逻辑电路的是 。A 变量译码器B 加法器C 数码寄存器D 数据选择器7. 同步时序电路和异步时序电路比较,其差异在于后者 。A 没有触发器B 没有统一的时钟脉冲控制C 没有稳

3、定状态D 输出只与内部状态有关8. 当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有 。A 触发器B 晶体管C MOS管D 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于 。A 组合逻辑电路B 时序逻辑电路C 存储器D 数模转换器10. 要构成容量为4K8的RAM,需要 片容量为2564的RAM。A 2B 4C 8D 32二、多项选择题(本大题共5小题,每小题3分,共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。多选、少选、错选均无分。11逻辑变量的取值和可以表示: 。A开关的闭合、断开;B电位的高、低;

4、C真与假;D电流的有、无;12在何种输入情况下,“或非”运算的结果是逻辑0。 。A全部输入是0;B全部输入是1;C任一输入为0,其他输入为1;D任一输入为1;13三态门输出高阻状态时, 是正确的说法。A用电压表测量指针不动;B相当于悬空;C电压不高不低;D测量电阻指针不动;14对于T触发器,若原态Qn=0,欲使新态Qn+1=1,应使输入T= 。A0;B1;CQ;D ;15下列触发器中,克服了空翻现象的有 。A边沿D触发器;B主从RS触发器;C同步RS触发器;D主从JK触发器;三、判断题(本大题共10小题,每小题2分,共20分),正确的填T,错误的填F,请将答案填在答题卷相应题号处。16. 84

5、21码1001比0001大。17. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。18. 若两个函数具有相同的真值表,则两个逻辑函数必然相等。19. 因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。20. TTL与非门的多余输入端可以接固定高电平。21. 普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。22. 优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。23. 液晶显示器的优点是功耗极小、工作电压低。24. D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。25. 在同步时序电路的设计中,若最简状态表中的状态数为2N,而又

6、是用N级触发器来实现其电路,则不需检查电路的自启动性。四、【填空题】(本大题共20空,每空1分,共20分;请将答案填写在答题卷相应题号处)26. 可以用_擦除EPROM中所存的信息。27.单稳态触发器可应用于_、延时、_。28.(10110010.1011)2=(_)8=(_)1629.逻辑代数又称为布尔代数。最基本的逻辑关系有_、_、_三种。常用的几种导出的逻辑运算为_、_、_、_、_。30. 时序逻辑电路按照其触发器是否有统一的时钟控制分为_时序电路和_时序电路。31. 存储器的_和_是反映系统性能的两个重要指标。32. 消除竟争冒险的方法有_、_、_等。五、【简答题】(本大题共2小题,每题7分,共14分;请将答案填写在答题卷相应题号处)33. 在数字系统中为什么要采用二进制?34. 逻辑代数与普通代数有何异同?六、【综合应用题】(本大题1小题,11分;请将答案填写在答题卷相应题号处)35. 如下图所示维持阻塞D触发器,设初态为0,根据CP脉冲及A输入波形画出Q波形。 数字电路与逻辑设计模拟试卷1答案一、单项选择题(本大题共10小题,每小题2分,共20分)题号12345678910答案BBAABCBAAD二、多项选择题(本大

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论