《电子技术基础数字部分》第五版(康华光).第3章.逻辑门电路资料.ppt

1、3 逻辑门电路,3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用VerilogHDL描述逻辑门电路,1. 掌握与、或、与非、或非、异或、同或门的逻辑功能； 2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用； 3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。,教学要求,3.1 MOS逻辑门,1 、逻辑门：实现基本逻

2、辑运算和复合逻辑运算的单元电路。,2、 逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,3.1.1 数字集成电路简介,3.1.1 数字集成电路简介,1.CMOS集成电路 CMOS电路已经成为占据主导地位的逻辑器件，其工作速度已经赶上甚至超过TTL电路，功耗和抗干扰能力则远优于TTL电路，已经广泛应用于超大规模、甚大规模集成电路。 2.TTL 集成电路： TTL是应用最早，技术比较成熟的集成电路，曾被广泛应用。由于TTL技术在整个数字集成电路设计领域中的历史地位和影响，很多数字系统设计仍采用TTL技术，但推出了新型的低功耗

3、和高速TTL器件。,3.1 MOS逻辑门,3.1.2 逻辑门电路的一般特性,1. 输入和输出的高、低电平,输出高电平下限值VOH(min),输入低电平的上限值VIL(max),输入高电平下限值VIH(min),输出低电平上限值VOL(max),以74HC CMOS电路为例 电源：VDD = +5V 参看附录A,+5V,0.1V,0.1V,4.9V,4.9V,1.5V,1.5V,3.5V,3.5V,3.1 MOS逻辑门,3.1.2 逻辑门电路的一般特性,2. 噪声容限 驱动门输出电平最不利时，负载门输入电平能够容忍叠加的噪声幅度范围，表示门电路的抗干扰能力。,负载门输入VIH时噪声容限VNH：驱

4、动门输出高电平最小值时允许叠加的负向噪声电压最大值。 VNH =VOH(min)VIH(min) 负载门输入VIL时噪声容限VNL：驱动门输出低电平的最大值时允许叠加的正向噪声电压最大值。 VNL =VIL(max)VOL(max),4.9V,3.5V,0.1V,1.5V,( =1.4V ),( =1.4V ),3.1 MOS逻辑门,3.1.2 逻辑门电路的一般特性,3.传输延迟时间 传输延迟时间是表征门电路开关速度参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 如图是非门的输入、输出波形。,传输延迟时间通常用输出波形沿中点与输入波形沿对应中点的时间。 t

5、pHL：输出HL的时间 tpLH：输出LH的时间 平均传输延迟时间：,3.1 MOS逻辑门,3.1.2 逻辑门电路的一般特性,4. 功耗 静态功耗：指的是当电路没有状态转换时的功耗。 动态功耗：指的是电路在输出状态转换时的功耗。 TTL门电路主要是静态功耗。 CMOS电路主要是动态功耗，静态功耗非常低。 5. 延时功耗积 理想的数字电路和系统，要求它既速度高又功耗低，要实现这种理想状态是较难的。高速数字电路往往需要付出较大的功耗。延时功耗积，是速度功耗综合性的指标，用符号DP表示。 DP= tpd PD,3.1 MOS逻辑门,3.1.2 逻辑门电路的一般特性,6. 扇入与扇出数 扇入数NI：取

6、决于逻辑门的输入端的个数。 扇出数NO：指其在正常工作情况下，所能带同类门电路的最大数目。,(a). 带拉电流负载扇出数NOH 当驱动门输出高电平，将有电流IOH从驱动门拉出而流入负载门，称拉电流IOH 。 当负载门增加，总拉电流IOH将增加，会引起输出高电压VOH的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,驱动门,1,3.1 MOS逻辑门,3.1.2 逻辑门电路的一般特性,6. 扇入与扇出数 扇出数NO ：指其在正常工作情况下，所能带同类门电路的最大数目。,(b). 带灌电流负载扇出数NOL 当驱动门输出低电平，负载电流IOL流入驱动门，称灌电流IOL 。 当负载门增加，

7、总灌电流IOL将增加，将引起输出低电压VOL的升高。但不得超过输出低电平上限值。这就限制了负载门个数。,驱动门,0,3.1 MOS逻辑门,MOS管静态特性,NMOS管(N沟道增强型),PMOS管(P沟道增强型),CMOS门电路：NMOS管和PMOS管共同使用构成。,开启电压VTN为正值，约为15V。 当UGSVTN，NMOS管导通； 当UGSVTN， NMOS管截止。,开启电压VTP是负值，约为2 5V。 当UGSVTP，PMOS管截止。,3.1.3 MOS开关及其等效电路,3.1 MOS逻辑门,3.1.3 MOS开关及其等效电路,1. MOS管的开关作用 MOS管作为开关电路在数字电路或系统

8、中应用广泛。 它的作用对应于有触点的开关的“断开”或“闭合”。,MOS管工作在可变电阻区，输出低电平VOL,MOS管截止，输出高电平VOH,当 vI VT ， VT为开启电压,当vI VT,3.1 MOS逻辑门,3.1.3 MOS开关及其等效电路,1. MOS管的开关作用,当输入为低电平时， MOS管截止，相当于开关“断开”， 输出为高电平VOH 。 当输入为高电平时， MOS管工作在可变电阻区，相当于开关“闭合”， 输出低电平VOL,3.1 MOS逻辑门,1. 工作原理 CMOS反相器电路如图。,vI,vGSN,vGSP,TN,TP,vO,0V,0V,5V,截止,导通,5V,5V,5V,0V

9、,导通,截止,0V,VTN = 1V,VTP = -1V,逻辑图,逻辑表达式：,3.1.4 CMOS 反相器,VDD =5V ( VTN+ |VTP| ),+ VGSN ,+ VGSP ,0V,5V,3.1 MOS逻辑门,2. 电压传输特性和电流传输特性,VTN,3.1.4 CMOS 反相器,vO = f ( vI ),iD = f ( vI ),vI 1V ，AB段，TN截止，vO= 5V ，iD0 ；,vI 4V ，EF段，TP截止，vO = 0V ，iD0 。,静态功耗低,3.1 MOS逻辑门,2. 电压传输特性和电流传输特性,VTN,3.1.4 CMOS 反相器,vO = f ( vI

10、 ),iD = f ( vI ),vI = 0.5VDD = 2.5V ，CD段， TN、TP都导通， vO= 2.5V， iD最大。 阈值电压0.5VDD = 2.5V ，在阈值电压附近，两管都导通。,3.1 MOS逻辑门,3. CMOS反相器的工作速度,考虑带电容负载的情况，如图。 当vI =0， TN截止，TP导通，向电容充电，由于导通电阻较小，充电时间常数RC小，所以速度较快。同理，可分析放电情况。 在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。,3.1.4 CMOS 反相器,3.1 MOS逻辑门,与非门,1. CMOS 与非门,(a)电路结构

11、,(b)工作原理,VTN = 2 V,VTP = 2 V,3.1.5 CMOS 逻辑门,+10V,3.1 MOS逻辑门,或非门,2. CMOS 或非门,VTN = 2 V,VTP = 2 V,3.1.5 CMOS 逻辑门,3.1 MOS逻辑门,3.1.5 CMOS 逻辑门,4. 输入保护电路和缓冲电路,CMOS门电路在输入、输出端加了反相器作为缓冲电路，采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。 应用者关键是掌握逻辑门电路输入与输出电路结构。,3.1 MOS逻辑门,3.1.5 CMOS 逻辑门,4. 输入保护电路和缓冲电路,(1). 输入端保护电路 CMOS

12、门电路输入端是MOS管道栅极，栅极与沟道之间的SiO2层很薄，极易击穿，因此，加保护电路。 当输入电压不在正常电压范围时，二极管导通，限制了,+ vA ,电容两端电压的增加，保护了输入电路。 (1) 0.7V VDD + 0.7V ，D1导通，D2截止，vI = VDD + 0.7V ； (3) vA 0.7V ，D1截止，D2导通，vI =0.7V 。,设二极管正向导通电压为0.7V,3.1 MOS逻辑门,3.1.5 CMOS 逻辑门,4. 输入保护电路和缓冲电路,(2). CMOS逻辑门的缓冲电路 输入、输出端加了反相器作为缓冲电路后，基本电路的逻辑功能也发生了变化。,如图所示，基本电路是

13、或非门，增加了缓冲器后的逻辑功能为与非功能,3.1 MOS逻辑门,3.1.6 CMOS漏极开路门和三态输出门电路,1. CMOS 漏极开路门 普通CMOS门电路输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。,采用漏极开路门，可以将两个门输出端并联以实现与逻辑功能，这种并联实现的与逻辑功能称为线与。,0,导通,导通,1,截止,截止,3.1 MOS逻辑门,3.1.6 CMOS漏极开路门和三态输出门电路,1. CMOS 漏极开路门 (1). 漏极开路门的结构与逻辑符号,普通与非门电路,OD与非门电路,电路结构 逻辑符号,(a). 工作时必须外接

14、上拉电阻； (b). 可以实现线与功能;,OD门标志,上拉电阻,P1,P2,3.1 MOS逻辑门,L=1时，通过RP对CL充电；时间常数RPCL。 L=0时， CL通过导通管对电容放电； RP的值愈小，负载电容的充电时间常数亦愈小，开关速度愈快；但功耗大，且可能使灌电流超过允许的最大值IOL(max）。 RP的值愈大，可保证灌电流不超过允许的最大值IOL(max）、功耗小；但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 由于RP比导通管电阻大，故OD门速度较低。,电路带电容负载,1,0,3.1.6 CMOS漏极开路门和三态输出门电路,1. CMOS 漏极开路门 (2). 上拉电阻对OD门动

15、态性能的影响,3.1 MOS逻辑门,3.1.6 CMOS漏极开路门和三态输出门电路,1. CMOS 漏极开路门 (3). 上拉电阻的计算 a. RP(min)确定 输出“0”时，RP越大越好，RP最小要保证：vO VOL(max) ， 灌电流IOL IOL(max) ， 最不利情况：多个OD门相连，只有一个门输出“0”，其余输出“1”，负载电流全部流入导通OD门，电路如图。,IIL,IIL(total),1,1,0,IOL,3.1 MOS逻辑门,3.1.6 CMOS漏极开路门和三态输出门电路,1. CMOS 漏极开路门 (3). 上拉电阻的计算 a. RP(max)确定 输出“1”时，RP越小

16、越好， RP最大要保证：多个OD门相连时全部输出“1” 时，vO VOH(min) ， 电路如图。,IIH,IIH(total),1,1,1,IOZ,3.1 MOS逻辑门,3.1.6 CMOS漏极开路门和三态输出门电路,2. 三态( TSL )输出门电路 三态门有3种输出状态：输出高电平、输出低电平、高阻状态。,电路图,符号,三态门标志,工作原理分析 EN A B C TN TP L 1 0 1 1 0 1 1 0 0 1 0 1 0 高阻,1,使能端,0,1,1,1,0,0,0,1,EN(enable)：使能端 EN=1 使能；EN=0 输出高阻,逻辑功能： 高电平有效的三态同相逻辑门,上不

17、着天，下不着地，悬浮状态,3.1 MOS逻辑门,3.1.6 CMOS漏极开路门和三态输出门电路,2. 三态( TSL )输出门电路 三态门主要应用于总线传输 在总线方式时，若干三态门并联， 但在任何时刻，只能其中一个使能。,图3.1.25 逻辑功能 EN1 EN2 EN3 总线 1 0 0 0 1 0 0 0 1,A1,A2,A3,三态门也有EN=0使能的产品，逻辑符号如图所示。,低电平使能标记,3.1 MOS逻辑门,计算机总线传输示例 若计算机要读外设1数据，计算机输出EN1=1、EN2=0、EN3=0， 数据总线上便是外设1的数据：10101110；然后输入。 若计算机要读外设2数据，计算

18、机输出EN1=0、EN2=1、EN3=0， 数据总线上便是外设2的数据：00001110；然后输入。,3.1.6 CMOS漏极开路门和三态输出门电路,0 0 1,0 1 1 1 0 1 0 1,0 1 0,0 1 1 1 0 0 0 0,3.1 MOS逻辑门,1. CMOS传输门,电路,符号,等效电路,C,在控制信号C的控制下，开关闭合或者断开。,3.1.7 CMOS传输门(双向模拟开关),3.1 MOS逻辑门,设TP：|VTP|=2V， TN：VTN=2V vI 的变化范围为5V到+5V。,vGSN VTN，TN截止,vGSP=5V ( 5V +5V) =(10 0)V,开关断开，不能转送信

19、号,vGSN=5V ( 5V+5V) =(0 10)V,vGSP0，TP截止,令：0 = 5V， 1 = +5V,3.1.7 CMOS传输门(双向模拟开关),2、CMOS传输门电路的工作原理,+5V,5V,5V,+5V,3.1 MOS逻辑门,3.1.7 CMOS传输门(双向模拟开关),2、CMOS传输门电路的工作原理,+5V,5V,可以证明，只要 vI 变化范围在5V到+5V之间，无论何种情况，总有一管导通，相当于开关闭合。,+5V,5V,vO= vI,需要说明的是，采用传输门作开关使用时，输入端可以是模拟电压，但其值必须在控制信号的高、低电平之间。,3.1 MOS逻辑门,3.1.7 CMOS

20、传输门(双向模拟开关),3. 传输门的应用 传输门组成的数据选择器如图所示。 C=0，C1=1，C1=0， C2=0 ， C2=1 TG1导通，TG2断开，L=X C=1，C1=0，C1=1， C2=1 ， C2=0 TG1断开，TG2导通，L=Y 这是一个2选1的数据选择器 C=0， L=X C=1， L=Y,TG1,TG2,C2,0,1,C1,X,1,0,Y,3.1 MOS逻辑门,3.2 TTL逻辑门,3.2.1 BJT的开关特性,1. BJT的开关作用（BJT指双极结型晶体管） 当vI=0V，或者vI=5V，BJT相当于一个开关。,vI=0V，iB=0 ，iC0 ， vO= vCEVCC

21、，c、e极之间近似于开路, vI=5V， iCiB， vO= vCE =VCES 0.2V，c、e极之间近似于短路。,c,e,基本的BJT反相器,3.2.1 BJT的开关特性,2. BJT的开关时间 BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。,开通时间ton 三极管从截止到饱和所需时间。 记为ton ton = td +tr td ：延迟时间 tr ：上升时间 关闭时间toff 三极管从饱和到截止所需时间。 记为toff toff = ts +tf ts ：存储时间 tf ：下降时间 开关时间一般为纳秒(10-9)数量级。,3.2 TTL逻辑门,3.2.2基本BJT反相器的动态

22、性能,BJT反相器的动态性能 当基本BJT反相器带电容负载CL时，CL充、放电过程均需经历一定的时间，必然会增加输出电压 vO 波形的上升时间和下降时间，导致其开关速度不高。,电阻RC考虑： . 输出=“1”时，BJT截止，希望RC小，充电时间短，开关速度高； . 输出=“0”时，BJT导通，希望RC大，低电平更低，功耗小。 于是采用BJT管取代RC，希望RC小时BJT管导通；希望RC大时BJT管截止，由此设计出实用型TTL门电路。,3.2 TTL逻辑门,T3、D、T4和Rc4构成推拉式输出级。用于提高开关速度和带负载能力,中间级，T2和Rc2、Re2组成，从T2的集电极和发射极输出作为T3和

23、T4输出级的驱动信号；,输入级,中间级,输出级,输入级，T1和Rb1组成。用于提高电路开关速度,3.2.3 TTL反相器的基本电路,1. 电路组成,取代RC,3.2 TTL逻辑门,3.2.3 TTL反相器的基本电路,2. TTL反相器的工作原理 (1).输入为低电平(vI = 0.2 V ) 此种情况，UB1=0.9V 为使T1集电结及T2和T3发射结同时充分导通，UB1应等于2.1V。 UB1=UBC1+UBE2+UBE3 UB1=0.9V，T2和T3必然截止。,0.2 V,0.9 V,因此有：UC2=VCCURC25V。UC2使T4正向导通状态。 T3截止，T4导通， vO =UOH=UC

24、2UBE4UD =50.70.7=3.6V。 此值未计入 Rc2上的压降，所以实际的UOH小于3.6V。,IC20，Rc2的电流也很小，因而Rc2上电压很小。,3.6 V,3.2 TTL逻辑门,3.2.3 TTL反相器的基本电路,2. TTL反相器的工作原理 (2).输入为高电平(vI = 3.6 V ) 此种情况，UB1=2.1V 因为T1集电结及T2、T3发射结会同时导通，把UB1钳在2.1V，UB1=UBC1+UBE2+UBE3=2.1V。 此时T1处于倒置放大状态，而T2和T3处于饱和状态。,3.6 V,2.1 V,UC2=UCES2+UBE30.2+0.7=0.9V，该电压作用于D、

25、T4的PN结，D和T4截止。 T4截止、T3饱和，vO =UOL=UCES50.2V,0.2 V,vI使UB1足够小， T4、T3 ，vO 3.6V； vI不能使UB1 2.1V， T4 、T3 ，vO 0.2V。,悬空， vO =？,3.2 TTL逻辑门,3.2.3 TTL反相器的基本电路,2. TTL反相器的工作原理 (3). 采用推拉式输出级以提高开关速度和带负载能力 一般TTL门电路都是推拉式输出 . T4饱和， T3截止 vO =3.6V T4饱和导通输出电阻很小，带负载能力较强。 . T4截止， T3饱和 vO =0.2V,拉电流,灌电流,当输出端接有容性负载时， T4或T3饱和导

26、通电阻都很小，对负载电容CL充电、放电时间常数都很小，使输出波形上升沿、下降沿都很好。,其饱和电流全部用来驱动负载，带负载能力也较强,3.2 TTL逻辑门,3. TTL反相器的传输特性 . AB段， vI 0.4V，UB11.1V T2和T3截止，T4饱和；输出高电平； . BC段， 0.4V vI 1.3V， 1.1V UB12.0V T2工作在放大区， T3仍截止， vO 随vI增大而减小； . CD段， 当vI 进一步增大，vO 迅速下降， . DE段，T2和T3饱和，T4截止；输出低电平；,3.2.3 TTL反相器的基本电路,3.2 TTL逻辑门,3.2.4 TTL逻辑门电路,1. 与

27、非门电路 e1或e2=0.2V，UB1=0.9V2.1V， 则T4饱和、T3截止，vO 3.6V， 任一输入端为低电平，输出高电平； 即是与非逻辑关系。,多发射极BJT,3.2 TTL逻辑门,3.2.4 TTL逻辑门电路,2. 或非门电路 (1).若A、B均为低电平 UB1A=UB1B=0.9V， T2A和T2B均将截止，T3截止。 T4和D饱和，输出为高电平。 (2). 若A、B中有一个为高电平 设：vA=3.6V， UB1A=2.1V T2A饱和， T3饱和， UP=0.9V， T4截止 T3饱和，T4截止，输出低电平,P,0.9 V,0.9 V,2.1 V,逻辑关系是或非,3.2 TTL

28、逻辑门,3.2.5 集电极开路门和三态门电路,1. 集电极开路 (OC) 门电路 考察集电极开路与非门电路。,一般与非门电路,Rc2,T2,集电极开路与非门电路,(1). OC门与OD门一样，只有外加上拉电阻，才能正常工作。 (2).同样可以实现线与。,P1,P2,3.2 TTL逻辑门,3.2.5 集电极开路门和三态门电路,2. 三态(TSL )输出门电路 考察三态与非门 (1). EN=1(3.6V)，使能 T6饱和，T7截止， EN对T1和T4都无影响， 控制信号对基本与非门无影响 (2). EN=0(0.2V)，输出高阻状态 UB1=0.9V，T2和T3截止， UB5=0.9V，T6截止

29、T7饱和，使T4截止， T3 、T4截止，输出高阻状态,三态与非门,1,基本与非门,控制电路,0,0.9 V,0.9 V,3.2 TTL逻辑门,3.2.6 BiCMOS门电路,BiCMOS门电路特点在于采用BJT管作为CMOS电路的输出级，结合了MOS管的功耗低和BJT速度快，驱动能力强优势。 基本BiCMOS反相器电路如图。 电路中M1、M2的作用是加快T1和T2由饱和导通翻转到截止的过程，使T1和T2的基区存储电荷通过M1和M2释放。,3.2 TTL逻辑门,逻辑门电路结构归纳,对于逻辑门电路结构，只要求掌握CMOS、TTL逻辑门电路的输入与输出电路结构。,1. 输出电路结构 CMOS、TT

30、L门电路输出电路都是推拉式结构（OD、OC门除外）。 上管 ，下管 ， vO = 1； 上管 ，下管 ，vO = 0； 上管 ，下管 ， 输出高阻 对于OD、OC门，没有上管， 所以必须加上拉电阻。 下管 ， vO = 1； 下管 ，vO = 0；,vO,vO,CMOS门输出电路结构,TTL门输出电路结构,1. 输入电路结构 (1). CMOS门电路输入结构 CMOS门电路都加了反相器作为输入缓冲电路。 CMOS门电路输入端是MOS管道栅极，栅极与沟道之间的SiO2层是绝缘的，所以输入是高阻，输入电流极小，功耗低； 由于输入阻抗高，容易受干扰，所以不允许其输入端悬空。 输入高低电平判断： vI

31、 使TN导通，TP截止，是高电平； vI 使TN截止，TP导通，是低电平；,CMOS门输入电路结构,逻辑门电路结构归纳,1. 输入电路结构 (2). TTL门电路输入结构 当输入低电平时，有电流流出； 当输入高电平时，T1处于倒置放大状态， 有电流流入； 输入高低电平判断： vI使UB1足够小，则vI为低电平， 这时，T4、T3 ，vO 3.6V； vI不能使UB1 2.1V，则vI为高电平， 这时， T4 、T3 ，vO 0.2V。 所以，悬空为高电平； 输入端通过电阻接地，由阻值确定高低电平。,TTL门输入电路结构,UB1,逻辑门电路结构归纳,3.5 逻辑描述中的几个问题,3.5.1 正负

32、逻辑问题,1. 正负逻辑的规定 在数字系统中，可以采用两种不同的逻辑体制表示电路输入和输出的高、低电平。 正逻辑体制：将高电平用逻辑1表示，低电平用逻辑0表示； 负逻辑体制：将高电平用逻辑0表示，低电平用逻辑1表示 。 一般情况下，都是采用正逻辑体制，本教材若无特别说明，一律采用正逻辑。,3.5.1 正负逻辑问题,2. 正负逻辑等效变换 对于同一电路，正逻辑与负逻辑的规定不涉及到逻辑电路本身的结构与好坏，但不同的规定可以同一电路具有不同的逻辑功能。,输入/输出电平关系,正逻辑,负逻辑,与非,或非,与,或,在集成电路手册以及各种技术书籍中，都是采用正逻辑称呼各种门电路。,3.5 逻辑描述中的几个

33、问题,3.5.2 门电路的等效符号及其应用,1. 基本逻辑门电路的等效符号 对于同一个逻辑函数，有不同的逻辑表达式，对应不同的电路。,与非门及等效符号如图,或非门及等效符号如图,与门及等效符号如图,或门及等效符号如图,3.5 逻辑描述中的几个问题,3.5.2 门电路的等效符号及其应用,2. 逻辑门等效符号的应用 利用逻辑门等效符号，可实现对逻辑电路进行变换，简化电路。,电路由3个与非门(同一种类) 实现逻辑功能，一片74HC00中有4个与非门，只要一片74HC00即可。,A B C D,A B C D,A B C D,3.5 逻辑描述中的几个问题,3.5.2 门电路的等效符号及其应用,3. 逻

34、辑门等效符号强调低电平有效 有效电平概念：实际电路，特别是大规模集成电路芯片，有些输入或者输出可能是高电平有效，或者是低电平有效。所谓低电平有效，是指当信号为低电平时，电路完成规定的操作； 高电平有效，是指当信号为高电平时，电路完成规定的操作。 例如高电平有效的三态与非门，EN=1，具有与非功能，否则，输出为高阻状态。 通常对于输入信号，若低电平有效，输入端加小圆圈以示强调。,高电平有效三态与非门,低电平有效三态与非门,低电平有效标记,3.5 逻辑描述中的几个问题,当 ，G2门两个输入均有效，输出有效，EN有效。,与门，根据 ， G2门是一个或门。 之所以采用等效符号是强调低电平有效，以便理解

35、实际电路中， RE 、AL、EN之间的逻辑关系。,3.5.2 门电路的等效符号及其应用,3. 逻辑门等效符号强调低电平有效 如图所示是一个控制数据传输的电路， 其中集成芯片使能端 EN 要求低电平有效， 两个控制信号：请求信号 RE，允许信号 AL， G2门是一个输入、输出均为低电平有效的,控制电路,3.5 逻辑描述中的几个问题,3.5.2 门电路的等效符号及其应用,3. 逻辑门等效符号强调低电平有效 对于上述控制数据传输的电路，如果对请求信号，允许信号 ，集成芯片的使能信号要求不同，则采用的控制电路。,要求,要求,要求,3.5 逻辑描述中的几个问题,3.6 门电路使用中的几个实际问题,3.6

36、.1 门电路之间接口问题,在数字电路或系统设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于不同器件的电压和电流参数各不相同，因而在不同器件连接时，一般需要考虑以下因素： (1). 逻辑门电路的扇出问题，驱动器件必须对负载器件提供足够大的灌电流或者拉电流。 (2).逻辑电平兼容性的问题，驱动器件输出电压必须处在负载器件所要求的输入电压范围。,3.6 门电路使用中的几个实际问题,3.6.1 门电路之间接口问题,1).逻辑门电路的扇出问题： 驱动器件必须对负载器件提供足够大的灌电流或者拉电流。 灌电流情况应满足： IOL(max) IIL(total) 拉电流情

37、况应满足： IOH(max) IIH(total),74HC00,驱动门,负载门,IIL,IIL(total),0,灌电流,1,IIH,IIH(total),拉电流,3.6 门电路使用中的几个实际问题,3.6.1 门电路之间接口问题,2).逻辑电平兼容性的问题：驱动器件输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。 驱动门输出高电平应满足： VOH(min) VIH(min) 驱动门输出低电平应满足： VOL(max) VIL(max),1,0,3.6 门电路使用中的几个实际问题,3.6.1 门电路之间接口问题,1. CMOS门驱动TTL门 CMOS门(4000系列)：VOH

38、(min)=4.9V， VOL(max) =0.1V IOL(max)=0.51mA ，IOH(max)=0.51mA TTL门（74系列）： VIH(min) = 2V， VIL(max )= 0.8V IIH（max)=20A， IIL(max)= 0.4mA,考虑4000系列CMOS门驱动74系列TTL反相门 VOH(min) VIH(min) VOL(max) VIL(max) IOL(max) IIL(total) IOH(max) IIH(total),3.6 门电路使用中的几个实际问题,3.6.1 门电路之间接口问题,例3.6.1 用一个74HC00与非门电路驱动一个74系列TT

39、L反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？ 74HC: VOH(min)=3.84V, VOL(max) =0.33V, IOL(max)=4mA , IOH(max)=4mA 74系列: VIH(min) = 2V, VIL(max )=0.8V, IIH(max)=40A, IIL(max)= 1.6mA 74LS: VIH(min) = 2V, VIL(max )=0.8V, IIH(max)=20A, IIL(max)= 0.4mA 解：逻辑电平兼容性 VOH(min) VIH(min) VOL(max) VIL(max),灌电流情况应满足： IOL(m

40、ax) IIL(total) IOL(max)=4mA IIL(total) =1.6mA+60.4mA =4mA,拉电流情况应满足： IOH(max) IIH(total) IOH(max)=4mA IIH(total) =0.04mA+60.02mA =0.16mA,灌电流情况无余量，实际应用应在CMOS门后加一个TTL同相缓冲器。,3.6 门电路使用中的几个实际问题,例3.6.1 用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？ 灌电流情况无余量，实际应用应在CMOS门后加一个TTL同相缓冲器。,TTL同相缓冲器,3.6.1 门电路之间接口问题,IOL(max)=4mA,IOL(max)=8mA,3.6 门电路使用中的几个实际问题,3.6.1 门电路之间接口问题,2. TTL门驱动CMOS门 TTL驱动74HC序列CMOS时，高电平参数不兼容，需另加接口电路。 74LS系列：VOH(min)=2.7V， 74HC系列： VIH(min) = 3.5V 不满足：VOH(min) VIH(min) 常采用的方法，加上拉电阻。,IIH,IOZ,IOZ为TTL电路T3截止时电流 IIH为流入CMOS电路电流,从附录A可知，TTL驱动74HCT序列CMOS时，参数兼容，不需另加接口电路，因此，也常用