ch2-1存储器件.ppt_第1页
ch2-1存储器件.ppt_第2页
ch2-1存储器件.ppt_第3页
ch2-1存储器件.ppt_第4页
ch2-1存储器件.ppt_第5页
已阅读5页,还剩65页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、,第二章 存储体系,存储器处于全机的中心地位(在冯.诺依曼结构中控制器处于核心地位) 程序和数据均放在存储器中(存储程序控制),CPU在工作时要不断的从存储器中读取指令和读写数据。 输出输入设备工作时,要通过DMA技术和通道技术与存储器进行数据传输 多机理机之间,往往也通过共同的存储器实现数据共享。,2.1 存储器概述,本节主要内容包括: 存储器的基本概念 主存储器的组成 存储器的分类 存储器的性能指标,2.1.1存储器的基本概念,存储媒体必须具备的条件: 有两个稳定的能量状态 借助外部能量能使两个稳态之间进行无限次的转换(可写) 借助外部能量能获知其状态(可读) 基本存储单元(Bit) 存储

2、单元 存储单元地址 存储体,2.1.2主存储器的组成,2.1.3存储器的分类,2.1.4存储器的性能指标,存储器容量 存储器所能容纳的二进制信息总量,通常以字节表示。 B,KB,MB,GB,TB 存储器速度 存取时间:从存储器读取一次信息(或写入一次信息)所需要的时间 存储周期:存储器进行一次完整的读写操作所需的全部时间 存储器带宽:单位时间内存储器可读写的字节数 存储器可靠性 破坏读出、信息易失、断电丢失 价格(成本) 对存储器的基本要求是:大容量、高速度、高可靠性和低成本,2.2 半导体读写存储器,本节主要内容包括: 半导体存储器的常见分类及特点 半导体基本存储单元及其工作原理 半导体存储

3、芯片的组织,2.2.1 半导体存储器的常见分类及特点,双极型半导体存储器TTL 、发射极耦合电路存储器ECL 其特点:速度高、驱动能力强,但集成度低、功耗大、价格高, 一般用于小容量的高速存储器。 MOS场效应晶体管存储器(分动态、静态两种) 其特点:集成度高、功耗小、工艺简单、成本低,但速度较低, 一般用于大容量存储器,(1)双极型半导体存储单元工作原理 存储原理:用晶体管导通与截 止来表示0和1。若T0导通、 T1截止表示存储0, 则T0 截止、 T1导通表示存储1。 工作原理: 写入操作 存储状态 读出操作,写入,3.6V,4.2V,1.4V,5V,5V,5V,保持,0.4V,4.2V,

4、1.4V,5V,5V,0V,读出,3.6V,1.4V,1.4V,5V,5V,0V,W升高仅使流向W的电流转由D或/D流出,T0,T1管的导通/截止状态并未发生改变,因而是非破坏性读出,三端口双极型存储器,(2)静态MOS存储单元工作原理 存储原理:用晶体管导通与 截止来表示0和1。 工作原理: 写入操作 存储状态 读出操作,写入,高电平,导通,导通,地,高电平,地,高电平,保持,地,断开,断开,地,高电平,地,高电平,读出,高电平,导通,导通,地,高电平,非破坏性读出,三端口器件,(3)动态MOS存储单元工作原理 存储原理:动态MOS存储单元 靠电容存储信息: 若电容充有电荷表示存储1,电容放

5、电则表示存储0。 工作原理: 写入操作 存储状态 读出操作,写入,高电平,导通,高电平,高电平,保持,地,断开,地,高电平,注意:由于电容总是存在漏电,经过一段时间后,Cs上的电荷会全部漏完,为了保持数据的正确性,必须隔一段时间,进行一次刷新操作,读取,高电平,导通,高电平,注意:读取过程中,Cs的电平最终会变为中间电平,即原来存储的数据丢失,需要将读出的数据重新写入,称为重写,中间电平,电压上升,三端口器件的逻辑符号,2.2.3 半导体存储芯片的组织,(1)一维地址译码方式 存储阵列由MN个基本存储单元(位)组成。 存储阵列的每一行对应一个字,共用一根字线。 每一列对应不同字的同一位,用位线

6、相连。 用一组地址译码器对地址进行译码,使其中一根字线有效, 选中相应的字。 每次读出一个字(一行) 优点:结构非常简单 缺点:当地址线增加时使译码器复杂性按指数规律增加 下图是一个16*8位,采用一维地址译码方式的存储器示意图:,一维地址译码方式的RAM:,2.2.3 半导体存储芯片的组织(续),(2)二维地址译码的位选方式 存储阵列由MN个基本存储单元(位)组成。 n位地址按行和列分成两组,分别由行、列两个译码器 译码,选中相应的行、列,即行线和列线交叉位置的基本存 储单元(位)被选中,通过位线进行读写。 可将多片同样芯片并联组成存储体,一个地址经过译码分别 选中每个芯片当中的一位组成一个

7、存储单元。 每次读出1位。 优点:地址译码器的结构简单,连线少。 缺点:同一个地址单元的各个二进制位分布在不同的芯片上,即每个芯片只能提供该二进制单元的1位。 其原理图如下:,二维地址译码的位选方式,2.2.3 半导体存储芯片的组织(续),(3)二维地址译码的字选方式 位选方式每次读出一位,改成每次读出一个字,这就是字选方式。 优点:译码电路简单,同一个字在同一块芯片中。,二维地址译码的字选方式,2.3 半导体只读存储器ROM,本节主要内容包括: 半导体只读存储器ROM的特点及应用 只能读出信息,而不能写入的随机存储器。 与RAM相比速度相当、结构简单、集成度高、造价低、功耗小、 可靠性高、无

8、掉电信息丢失、无读出信息破坏、不需要刷新。 与外存相比,都具有掉电信息不丢失的特点,但速度高。 应用有以下三类: 存放软件 存放微程序 存放特殊编码 掩模只读存储器MROM 一次性编程只读存储器PROM 可改写的只读存储器EPROM 电可改写只读存储器EEPROM和闪存,2.3.1 掩模只读存储器MROM,由生产厂生产的存有固定信息的ROM,用户只能选用而无法修改原存的信息或者芯片制造厂商可根据用户提供的信息,设计相应的光刻掩模来成批生产。,1.MOS只存储器,2.双极型ROM,2.3.2 一次性编程只读存储器PROM,这是一种封装后可编程序的半导体只读存储器。存储的初始内容是全“0”或全“1

9、”,由用户根据自己的需要,用过载电压来写入信息,但只能写一次。多射极的熔丝式PROM示意图如下:,2.3.3 可改写的只读存储器EPROM,EPROM是一种可多次改写的ROM。 其基本存储电路如图:,2.3.4 电可改写只读存储器EEPROM和闪存,2.4 主存储器与CPU的连接,本节主要内容包括: CPU与MM速度的协调 存储芯片的工作时序 用存储芯片构成主存储器,2.4.1 CPU与MM速度的协调,同步方式:CPU周期内存存取周期总线周期 由于CPU的速度远高于主存速度,这种方式对 CPU限制过死,使CPU速度降低。 准同步方式:CPU以节拍周期为单位与内存同步 CPU完全根据自身的操作需

10、要确定自己的工作周期, 存储器有自己固有的读写周期,两者完全独立. 同步方法为,CPU进行一次读写时,若内存读写周期未结束,CPU以自身节拍周期为单位进行等待,即以节拍周期为单位与内存同步。(目前常采用的方法),2.4.2 存储芯片的工作时序,读周期时序,写周期时序,(1)静态随机存储器SRAM的工作时序:,2.4.2 存储芯片的工作时序(续),(2)动态随机存储器DRAM工作时序,2.4.3 用存储芯片构成主存储器,要解决的问题: SRAM、DRAM和ROM的选取 如何利用现有的芯片构造所需要的存储器 三种构造方式(设需要组成一个MN的存储器,而现有的 存储芯片是mn的存储芯片) 位扩展 字

11、扩展 字位同时扩展,2.4.3 用存储芯片构成主存储器(续),(1)位扩展(Mm,Nn),即每个存储单元二进制位数的扩展。例如:用16KB1的芯片组成16KB 8的存储器,则连接图如下:,2.4.3 用存储芯片构成主存储器(续),(2)字扩展(Mm,Nn),即存储单元数的扩展。例如:用8KB8的芯片组成64KB 8的存储器,则连接图如下,2.4.3 用存储芯片构成主存储器(续),(3)字位同时扩展 (Mm,Nn)。例如:用8KB4的芯片组成16KB 8的存储器,则连接图如下,2.4.3 用存储芯片构成主存储器(续),综合例题:,A13,A14,2 | 4译 码 电 路,A0A12,D7,D6,

12、D0,U0,2.5 并行存储器,除了选择高速器件之外,并行读写是提高存储器性能的一 个有效手段之一,并行存储器基本思想是通过重复设置硬件为 代价,实现并行存取来换取速度的提高,可以分为以下几类: 双端口存储器 多模块存储器 单体多字存储器 多体单字存储器 相联存储器,2.5.1 双端口存储器,基本思想:存储器采用两个端口,再设置两套读写装置同时访问内存,从而提高了整个计算机系统的效率。 双端口存储器的结构框图:,说明:两个访问端口独立工作互不干扰,只有当两个端口 试图在同一时间内访问同一地址单元时,才会发生冲突。,2.5.2 多模块存储器,基本思想:并行设置多个存储模块,在一个存取周期内,多个

13、存储模块同时存取多个字以提高整体速度。 单体多字存储器,只有一套地址寄存器和地址译码器,有多个容量相同的存储模块,2.5.2 多模块存储器(续),多体单字交叉存取方式,说明: 多存储模块 多读写装置 交叉编址,2.5.3 相联存储器,相联存储器的概念 相联存储器的组成 存储体,存放信息的部件。 输入检索寄存器,用来存放待检索的内容。 屏蔽寄存器,用来决定输入检索寄存器的哪些项参与检索比较, 哪些项不参与。 比较器,是相联存储器的核心,由字比较器和位比较器两部分组成。 字匹配寄存器,用来记录比较结果。 数据寄存器,用来存放某个单元的内容。 地址寄存器和地址译码器,使相联存储器同时具有按地 址查找

14、的一般功能。,2.5.3 相联存储器(续),相联存储器结构框图:,附录一 数字逻辑电路,门,SR锁存器,时钟SR锁存器,时钟D锁存器,D触发器,D锁存器和触发器的符号,附录二 常见内存的种类,SRAM速度快,但制造成本高,这种内存多见于Pentium时代的主板上,用来做高速缓存(Cache)。这种缓存的逻辑位置介于CPU和DRAM之间,使用它可以大大减少CPU的等待时间,并提高系统性能。因此,这种缓存也称为二级缓存(L2 Cache)。随着Intel将L2 Cache集成到CPU(Medocino核心Celeron之后的绝大多数型号)后,AMD也开始将L2 Cache集成到CPU中,目前SRA

15、M在主板上几乎已经找不到踪影了。,内存的接口形式,SIMM (Single In-line Memory Module) 72个接触点 DIMM(Double In-line Memory Module) RIMM(RAMBUS In-line Memory Module),168(842面) ,3.3V,184 , 2.5V,184个接触点,目前的RDRAM内存只能以双数条形式存在,而且由于RDRAM采用了串联的设计,因此所有未用的RIMM插槽都必须用一个被称作“连通器”的电路板占用,RAM (Random Access Memories)随机访问存储器,实际上所有存储器均可以随机访问。 S

16、RAM (Static RAM)静态存储器,速度快,成本高,集成度低,常用作高速缓存存储器。 DRAM (Dynamic RAM)动态存储器,速度慢,成本低,集成度高,常用作构成主存。 FPM (Fast Page Mode,快页型)动态RAM ,工作时先输入行地址,再输入列地址,可以在给定一个行地址后,连续给出一组连续列地址,以加快连续数据位的访问。 EDO (Extended Data Output,扩展数据输出)动态RAM,充许在前一个内存访问周期结束前启动第二个内存访问周期。虽然没有加快单次内存的访问速度,但提高了整个内存的带宽,单位时间内能输出更多的字。 FPM和EDO均是异步的即地

17、址信号和数据信号分别由不同的时钟驱动。,SDRAM (Synchronous DRAM)即同步动态RAM,其地址信号和数据信号由同一个时钟驱动。所谓clock同步是指内存能够与CPU同步存取资料,这样可以取消等待周期,减少数据传输的延迟,因此可提升计算机的性能和效率。 DDR (Double Data Rate) SDRAM .SDRAM和DDR SDRAM的真实工作频率都与CPU外频相同100MHz或133MHz,不同之处在于,DDR SDRAM在工作时钟周期的上升沿和下降沿都可以传输数据,因此它的性能等同于266MHz的普通SDRAM。 RDRAM(Rambus DRAM,高频动态随机存取存储器)Rambus公司独立设计完成的一种内存模式,速度一般

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论