微机原理与接口技术-第5章-存储器.ppt

1、第五章 存储器,学习目的： 了解半导体存储器的分类 掌握地址译码的方法 掌握存储器的应用 掌握存储器的容量扩充 了解存储器扩展技术,1,5.1 存储器概述,内存储器-比外存储器存取速度快，存储容量小 外存储器-辅助存储器，属于计算机的外部设备，常用的有磁盘、光盘和U盘等，存储容量大，存取速度慢。,2,1.半导体存储器的分类,内存储器主要由半导体材料构成，也称半导体存储器。 按制造工艺-分为双极型半导体存储器和金属氧化物型（MOS）半导体存储器两类。 按照工作方式-分为随机读写存储器RAM和只读存储器ROM两大类。,3,随机存储器RAM： A) 双极型半导体RAM，双极型是以晶体管触发器作为基本

2、存储电路，TTL电路；高速，功耗大、集成度低，成本高； B) MOS型RAM（Metal Oxide Semiconductor)低速，功耗低、成本低、集成度高； (1).静态随机存储器SRAM是以双稳态触发器作为存储元; (2).动态随机存储器DRAM是用电容存储信息，需要刷新； 只读存储器ROM 1.掩膜式ROM 2.可编程式PROM 3.可擦除可编程式EPROM 4.电可擦除可编程式E2PROM、EAROM、NOVROM 2704、2708、2716、2732、2764、27128、27256、27512、271024,4,2.存储器件的性能指标,（1）存储容量 存储器所能容纳二进制信息

3、的总量。 能存储1位二进制信息的物理器件称为存储元，多个存储元构成存储单元，存储芯片就是由若干个存储单元构成。 存储容量表示为“存储单元个数每个存储单元位数” 如：SRAM芯片6264，它的容量为8K8； 如：DRAM芯片NMC41257的容量为256K1，即它有256K个单元，每个单元存储1位二进制信息;,5,（2）存取速度 存取速度通常用存取时间来衡量。存取时间又称为访问时间或读/写时间，是指CPU从启动一次存储器操作（读或写）到完成该操作所需要的时间。 连续两次独立的存储器读/写操作所需的最小时间间隔称为存储周期。 （3）可靠性 可靠性是指在规定的时间内，存储器无故障读/写的概率。通常用

4、平均无故障时间MTBF（mean time between failures）来衡量可靠性。MTBF可以理解为两次故障之间的平均时间间隔，越长说明存储器的性能越好。,6,（4）功耗 功耗反映存储器件耗电的多少，同时也反映了其发热的程度。功耗越小，存储器件的工作稳定性越好。大多数半导体存储器的维持功耗小于工作功耗。,7,5.2 随机存取存储器（RAM）,MOS型随机存取存储器按工作原理分为 静态RAM（SRAM） 动态RAM（DRAM） 静态RAM以触发器为基本存储电路，保存的数据不需要刷新。与动态RAM比较，它的存取速度快，集成度低，功耗大。 动态RAM以电容作为基本存储电路，每隔一段时间需要

5、刷新一次。它的集成度高，成本低。,8,5.2.1 MOS型静态随机存取存储器（SRAM）,1.基本存储元电路 MOS型静态RAM基于双稳态触发器的工作原理保存信息。,9,图5-1 静态RAM的基本存储元电路,10,MOS型静态RAM芯片由存储体和外围电路。 外围电路：地址译码器、I/O缓冲器和读写控制电路 存储体：由许多个存储元组成，这些存储元通常以矩阵的形式排列。,2. MOS型静态RAM芯片的组成结构,11,图5-2 静态RAM的结构,12,3.静态RAM芯片举例,常用的SRAM芯片有： 6116（2K8）、2016、4016 6264（8K8） 62128（16KX8） 62256（32

6、K8） 62512（64K8） 128K8、 256K8、 512K8、 1024K8 120ns150ns 1ns,13,（1）6264芯片外部引脚,A0Al2-13根地址信号线 D0D7-8根数据线 、CS2 -两根片选信号线， 低电平有效、CS2高电平有效。 -输出允许信号，低电平有效，CPU从芯片中读出数据。 -写允许信号，低电平有效，允许数据写入芯片。 VCC：+5V电源 GND：接地端， NC ：空端。,14,tw,twc,A0 A12,D0 D7,tDW,CS1,CS2,WE,SRAM 6264 写操作时序图,15,SRAM 6264 读操作时序图,A0 A12,CS1,OE,D

7、0 D7,tOE,tCO,tRW,CS2,16,5.2.2 静态RAM芯片应用,存储器芯片的应用就是将芯片正确地接入计算机系统。根据CPU要求的地址范围，将芯片上的各种信号与计算机系统的地址线、数据线和控制线，连接在一起。 地址线的连接。 数据线的连接。 控制信号线的连接 。,17,18,将一组输入信号转换为一个输出信号，称为译码。 地址译码的方法有：全地址译码和部分地址译码。,19,1.全地址译码,全地址译码就是把系统中全部地址线与芯片连接，其中高位地址线经过译码电路译码后作为芯片的片选信号；低位地址线与系统中的相应地址线一对一连接。 【例5-1】 6264芯片的地址范围为F8000HF9F

8、FFH，要求以全地址译码方式将6264芯片接入计算机系统。 将芯片的地址范围以二进制形式表示：,图5-6 地址译码设计,20,21,译码电路的设计有两种方法：一种是利用基本的逻辑门电路搭建译码器，另一种是利用专用的译码器芯片译码。 第一种方法 方案1,22,23,方案2,24,第二种方法：利用专用的译码器芯片译码 利用74LS138芯片译码,图5-9 6264全地址138译码方案2,25,26,D0 D7,D0 D7,A0,A0,A12,A12,MEMW,WE,MEMR,CS2,+5V,OE, VPP：编程电压输入端，12.5V、15V、21V、25V；,49,50,51,Flash 闪速存储

9、器（flash memory），简称Flash或闪存。它与EEPROM类似，也是一种电擦写型ROM。与EEPROM的主要区别是：EEPROM按字节擦写，速度慢；闪存按块擦写，速度快，一般在65170ns之间。,52,5.4 高速缓冲存储器,为了缓解CPU和内存之间存取速度的矛盾，在CPU和内存之间插入一小块SRAM，称为Cache，将当前正在执行的指令及相关联的后继指令从内存读到Cache，使CPU执行下一条指令时，从Cache中读取。,53,54,Cache的工作原理基于： 程序和数据访问的局部性； CPU将与当前指令相关联的一个不太大的后继指令集提前成批读入数据到cache中；CPU在读取

10、指令或数据时总是先在cache中寻找，找不到再到主存中寻找； 90%以上的时间在CPU与cache交换数据； Cache的大小： 是主存的1/128；如：64M的内存，cache应为512KB；命中率达90%以上；,55,5.5 多级存储体系,现代微机系统中的存储器是一个多级存储体系，由通用寄存器、高速缓冲存储器、主存储器和辅助存储器构成。图中从上至下存取速度递减，存储容量递增，每位存储成本依次降低。,56,57,微机原理与接口技术及重修考试安排公布如下: 考试时间： 1月10日（周六）13:3015:30 班级 人数 教室 411201（逸夫楼）A 301 411202（逸夫楼）A 302 411203（逸夫楼）A 303 411204（逸夫楼）A 305 411205