可编程逻辑器件

1、可编程逻辑器件PLD一、 PLD简介可编程逻辑器件 (PLD)，它能够完成各种数字逻辑功能。典型的 PLD由一个“与”门和一个“或”门阵列组成， 而任意一个组合逻辑都可以用“与或”表达式来描述，所以， PLD 能以乘积和的形式完成大量的组合逻辑功能。它有如下特点：1、逻辑电路的设计和测试均可在计算机上实现，设计成功的电路可方便的下载到 PLD，因而可研制周期短、 成本低、效率高，使产品能在极短时间内推出。2、用 PLD实现的电路容易被修改。这种修改通过 PLD重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。 PLD 使硬件也能象软件一样实现升级，因而被认为使硬件革命。3、

2、较复杂的数字系统能用1 片或数片 PLD实现，因而，应用PLD生产的产品轻小可靠。此外， PLD还具有硬件加密功能。4、应用 PLD设计电路时，需选择合适的软硬件平台（开发系统）。因此， PLD得到广泛的应用。二、 PLD的分类按照 PLD的结构体系，主要可分为简单PLD（包括 PAL、GAL等）、CPLD和 FPGA。PAL： Programmable Array Logic可编程阵列逻辑GAL： Generic Array Logic通用阵列逻辑CPLD：Complex Programmable Logic Device复杂可编程逻辑器件FPGA：Field Programmable Ga

3、te Array现场可编程门阵列1 / 7另外，最早使用的 PLD是 FPLA(Field Programmable Logic Array) 现场可编程逻辑阵列，它的与、或阵列均可编程，现在已经很少使用。EPLD是可擦除的可编程逻辑器件 Erasable Programmable Logic Device 的缩写。有的资料把可擦除的 PLD都统称为 EPLD，但更一般的是指继 PAL、GAL之后推出的一代集成度远高于 PAL、 GAL，但相对 CPLD和 FPGA较低的可擦除的可编程逻辑器件。时至今日，生产的绝大多数可编程逻辑器件都是可擦除的了。PROM、EPROM、EEPROM这些存储器也

4、可当作一种可编程器件。它们的与阵列（即地址译码器） 是固定的，并且将所有输入变量的最小项全部译出了。 而它们的或阵列（即存储阵列）是可编程的。但是实现逻辑函数时，往往只用到一部分最小项，如果用存储器来实现的话芯片的利用率不高。PROM：Programmable Read-Only Memory 可编程只读存储器EPROM：Erasable Programmable Read-Only Memory可擦除只读存储器，一般特指 UVE-PROM(Ultra-Violet Erasable PROM)EEPROM：Electrically Erasable Programmable Read-Onl

5、y Memory电可擦除只读存储器其它简单的 PLD使用的也较少，目前广泛使用的是CPLD和 FPGA。三、 PLD发展现状PLD和 FPGA的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或 PLD/FPGA。PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于 70 年代单片机的发明和使用。 PLD能完成任何数字器件的功能， 上至高性能 C PU,下至简单的 74 电路，都可以用 PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法， 或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验

6、证设计的正确性。在 PCB完成以后，还可以利用 PLD的在线修改能力， 随时修改设计而不必改动硬件电路。 使用 PLD来开发数字电路，可以大大缩短设计时间，减少 PCB面积，提高系统的可靠性。 PLD的这些优点使得PLD技术在 90 年代以后得到飞速的发展， 同时也大大推动了EDA 软件和硬件描述语言（ HDL)的进步。开发 PLD需要了解两个部分 ,PLD/FPGA开发软件和 PLD/FPGA本身。 PLD/FPGA 开发软件已经发展的相当完善，用户甚至可以不用详细了解 PLD的内部结构，也可以用自己熟悉的方法： 如原理图输入或 HDL语言来完成相当优秀的 PLD设计。PLD/FPGA的开发

7、软件包括 Altera 公司的 QuartusII 、Xilinx 公司的 ISE Web Pack、Lattice 公司的 isplever Base 。对于 PLD产品，一般分为：基于乘积项2 / 7（ Product-Term ）技术， EEPROM（或 Flash ）工艺的中小规模 PLD，以及基于查找表（ Look-Up table ）技术， SRAM工艺的大规模 PLD/FPGA。 EEPROM工艺的 PL D密度小，多用于 5,000 门以下的小规模设计， 适合做复杂的组合逻辑， 如译码。SRAM工艺的 PLD(FPGA)，密度高，触发器多，多用于10,000 门以上的大规模设计

8、，适合做复杂的时序逻辑，如数字信号处理和各种算法。电子设计自动化（ EDA）的实现是与 CPLD/FPGA技术的迅速发展息息相关的。CPLD/FPGA是 80 年代中后期出现的，其特点是具有用户可编程的特性。利用 PL D/FPGA，电子系统设计工程师可以在实验室中设计出专用 IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。此外， CPLD/FPGA还具有静态可重复编程或在线动态重构特性， 使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便， 而且极大地提高了电子系统的灵活性和通用能力。自 1985 年 Xilinx公司推出第一片现场可编程逻

9、辑器件（FPGA）至今， FPGA 已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200 个可利用门，发展到 90 年代的 25 万个可利用门， 乃至当新世纪来临之即， 国际上现场可编程逻辑器件的著名厂商 Altera 公司、Xilinx 公司又陆续推出了数百万门的单片 FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。纵观现场可编程逻辑器件的发展历史， 其之所以具有巨大的市场吸引力， 根本在于： FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格

10、不断降低，促使FPGA越来越多地取代了 ASIC 的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。目前， FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入 片上可编程系统 （SOPC）的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其 IP 库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓 FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。3 / 7四、几种典型的PLDCyclone IV GX 可扩展开发平台图 1 Cyclone IV GX 可扩展开发平台实物图图 2 Cyclone IV G

11、X 可扩展开发平台原理图Cyclone IV GX可扩展开发平台采用了Altera最新的 Cyclone IV GX FPGA4 / 7器件 EP4CGX150DF27，集成 8 个 3.125-Gbps 收发器， 150,000 个逻辑单元 (LE) ， 360 个 18x18 的乘法器，非常适合应用于大批量成本敏感的通讯、数字信号处理和工业控制领域。 平台集成了一路 SFP光通信接口 ( 适应光通信趋势 ) 、一路千兆以太网口（提供高速网络通信） 、2 兆字节高速 SSRAM(有效配合算法开发需求 ) 、 128MByte DDR2内存 ( 适应大容量缓存需求 ) 和 USB2.0 通讯接

12、口。配置时钟生成芯片，能生成各种需要的时钟，适应各类开发和应用需求，PCI-E 1.1 X4 适应和 PC主机高速通讯。 CPLD控制并行 FLASH进行 FPP方式 FPGA配置以适应各种快速启动应用， 支持多个分页的配置空间， 让平台能保存多种硬件电路配置。 通过 Altera定义的高速HSMC扩展接口扩展各类应用板卡，可配置的FPGA BANKVCCIO，扩展口 FPGA相关 BANK的接口电压可选3.3V 、2.5V、 1.8V 和 1.5V ，目前扩展平台已经设计了十几款扩展子卡，适应于广播、工业、消费类、无线、固网应用，还可以根据客户需要定制具体需求的扩展子卡。Cyclone IV

13、 GX 可扩展开发平台为您的开发提供一个稳定、可靠、适应各种应用需求 的基础平台。主要技术指标：l FPGA： EP4CGX150DF27C8个8 3.125-Gbps 收发器， 150,000 个逻辑单元 (LE) ， 360 个 18x18 的乘法器， 6,480Kbit 片内内存l 配置方式： FPP，支持 4 个配置页 l SSRAM同步内存： CY7C1360Cl DDR2 内存： 32bit,128MBytel SFP ：一路最高支持 3.125G 通讯速率l 千兆以太网： 1 路， 10M/100M/1000M自适应 l USB2.0 ：从模式 USB2.0 FIFOl 时钟生成

14、器： 5M-500MHz l 2 选 1 驱动 4，时钟驱动l 1 个高精度有源时钟晶振l PCIE X4 ：PCI-E 1.1 X4适应和 PC主机高速通讯l 8个 DIP 开关输入l 4路 LED输出l HSMC高速扩展接口l 余量足够的电源支持， 12A核心电源， 5A 的可配置 VCCIO电源支持LatticeECP3 ? 系列莱迪思半导体公司的中档的 65nm LatticeECP3 ? 系列 , 它是业界最低功耗和价格的拥有 SERDES功能的 FPGA器件。 LatticeECP3 FPGA系列拥有符合 XAUI 抖动标准的多协议 3.2G SERDES、DDR3存储器接口、强大

15、的 DSP功能、高密度的片上存储器 , 以及多达 149K 的 LUT,所有这些器件的功耗与价格仅是具有 SERDES功能FPGA的竞争器件的一半。整个 LatticeECP3 系列器件的制造采用了富士通公司的先进的低功耗工艺 , 并且是业界唯一的 65nm中档、高性价比的 FPGA器件系列。LatticeECP3 系列有 5 个成员低功耗 LatticeECP3 FPGA 系列有 5 个成员 , 它们都提供符合标准的多协议 3G SERDES、业界低成本 FPGA唯一拥有的 DDR3存储器接口、高性能级联 DSPslice 适用于高性能射频、基带和图像信号处理。 LatticeECP3 FP

16、GA 还提供中档 FPGA5 / 7系列中最快的 LVDSI / O,能够处理 1Gbps速率的输入和输出信号 , 还有高达 6.8 M位的嵌入式存储器。逻辑密度的范围从 17K LUT到 149K LUT,用户的 I / O 数目高达 586 个。 LatticeECP3 FPGA 系列的高性能特性包括以下几个方面：? 符合 10GbE XAUI抖动标准的 3.2G Gbps SERDES,每个 SERDES模块都具有混合并能够匹配多种协议的能力。包括 PCI Express 、CPRI、OBSAI、XAUI、Serial RapidIO 和千兆位以太网。? 专门设计了 SERDES /PC

17、S块, 使短延迟变化的 CPRI链路设计能用于远程射频头连接的无线基站。? 符合 SMPTE串行数字接口标准 , 每个 SERDES通道都能单独地支持 3G 、 HD和 SD /DVB -ASI 视频广播信号 , 这种功能是前所未有的。拥有三速率支持功能且无需采用任何过采样技术 , 能尽可能少地消耗功率。? 通过组合多个 DSPslice, 可实现 36 位 x 36 位的乘法和累加模块 , 每个 slice 都能以 500MHz的频率工作。DSPslices 还具有创新的级联功能 , 能实行宽的 ALU 及加法树的功能 , 且不会出现 FPGA逻辑的性能瓶颈现象。? 800Mbps的 DDR

18、3存储器接口 , 并有内置的读和写可调余量的功能。? 具有输入延时块的 1Gbps LVDS I / O, 能与高性能的 ADC和 DAC 相连接。由于拥有这些功能 , LatticeECP3 FPGA 系列非常适合于大批量的成本和功耗敏感的无线基础设施和有线接入设备的开发 , 以及视频和图像方面的应用。FPGA：Virtex-5 LXT XC5VLX110T-FFG11361C图 3： FPGA： Virtex-5 LXT XC5VLX110T-FFG11361C:Virtex-5LXT XC5VLX110T-FFG11361C是由 Xilinx公司生产的。 技术参数如下：串行连接功能：-PCIe ：8 通道插卡连接器-SFP：2 个收发器模块端口（ SFP 模块未包含在内）-G_Ethernet ：2 个千兆网端口6 / 7-SATA：1 个串行 ATA 磁盘驱动器接口连接器（SATA 电缆未包含在内）-SMA：4 对用于实现板外 GTP 收发器连接功能的 SMA 端口，其中 2 对 SMA RX， 2 对 SMA TX-USB：1 个 USB 2.0端口（ USB 接口电缆未包含在内）并行扩展插座- 两个 samtec 高速扩展插座，每个插座提供 120 个并行 IO。存储器资源：- 200 引脚 1.8V SODIMM 插座，带有 25