基于单片机和CPLD的等精度数字频率计设计

题 目 基于单片机和 CPLD 的等精度数字频率计设计 学生姓名 付静娟 学号 1213014063 所在学院 物 理 与 电 信 工 程 学 院 专业班级 电子 1203 班 指导教师 梁芳 完成地点 物理与电信工程学院实验室 2016 年 6 月 1 日毕 业 论 文 设 计 任 务 书院(系) 物电学院 专业班级 电子信息工程电子 学生姓名 付静娟 一、毕业论文设计题目 基于单片机和 CPLD 的等精度数字频率计设计 二、毕业论文设计工作自_2016 _年_ 3_月_ 2 _日 起至_2016 年 6 月_ 15 _日止三、毕业论文设计进行地点: 物电学院实验室 四、毕业论文设计的内容要求：频率信号抗干扰能力强、易于传输，可以获得较高的测量精度，所以测频率方法的研究越来越受到重视。本课题的等精度数字频率计设计，采用当今电子设计领域流行的 EDA 技术，以 CPLD 为核心，配合 AT89C51 单片机，采用多周期同步测频原理，实现了 0.01Hz-1MHz 信号频率的等精度频率测量。设计中用一块复杂可编程逻辑器件 CPLD(Complex Programmable Logic Device)芯片EPM7128SLC84-15 完成各种时序逻辑控制、计数功能。在 Quartus平台上，用 VHDL 语言编程完成了 CPLD 的软件设计、编译、调试、仿真和下载。用 AT89C51 单片机作为系统的主控部件，实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出 五、 毕业论文设计应收集资料及参考文献：1谢檬，申忠如. 基于 CPLD 的等精度频率计的设计 微计算机信息，2011，27（14） 2张青林.基于单片机和 CPLD 的数字频率计设计 合肥学院学报：自然科学版，2010（20） 3李建忠，单片机原理及应用，西安，西安电子科技大学出版社，2002； 4谢自美等.电子线路设计、实验、测试.M.华中科技大学出版社 六、进度安排: 1 4 周：查阅资料及方案论证，完成开题报告； 5 10 周：熟悉开发环境，完成单元电路、模块调试； 1113 周：完成系统总装及调试； 1415 周：系统优化，及测试； 16 周：整理资料，撰写论文。 17 周：准备答辩。 指 导 教 师 签名 系( 教研室) 主任签名 专 业 负 责 人 签 名 批 准 日 期 陕西理工学院毕业设计基于单片机和 CPLD的等精度数字频率计设计付静娟（陕西理工学院物理与电信工程学院电子信息工程专业，2012 级 3 班，陕西 汉中 723000）指导教师:梁芳摘要本设计是基于单片机和 CPLD的等精度数字频率计设计，在设计中采用 EPM7128SLC84-15完成了各种时序的逻辑控制、计数功能。并在 Quartus II软件上，用 VHDL语言来实现 CPLD的软件的设计、编译、调试、仿真、下载。用 AT89C51作为系统的主控部件，实现了电路的测试信号控制、数据处理、键盘扫描和显示输出，CPLD 芯片实现了电路的测量功能。本课题将单片机 AT89C51的控制灵活性及 CPLD的现场可编程性相结合，不但大大缩短了开发研制周期，而且使系统的结构紧凑、测频范围宽、精度高等优点。关键字数字频率计；CPLD；AT89C51陕西理工学院毕业设计Such as precision digital frequency meter based on single chip microcomputer and CPLD designJingjuan Fu（Grade12,Class03,Major electronics and information engineering,School of Physics and Telecommunication Engineering,Shaanxi University of Technology,Hanzhong 723000,Shaanxi）Tutor:Fang LiangAbstract: This design is based on single chip microcomputer and CPLD,digital frequency meter design precision.Used in the design of EPM7128SLC84-15 completed various temporal logic control, counting function. Implemented using VHDL language and on the software, the sofeware design of CPLD ,compilation, debugging, simulation, download. Using AT89C51 as a system of master control parts, the realization of the test signal control circuit, data processing ,keyboard scanning and display output. Keywords: Digital frequenecy meter ;CPLD ; AT89C51 Single chip computer陕西理工学院毕业设计I目录1.引言 .11.1 背景 .11.2 研究目的 .12.方案选择与论证 .22.1 方案选择 .22.1.1 方案论证 .22.1.2 测频原理 .23.整体方案设计 .43.1 系统方案 .43.2 电源模块 .43.3 显示电路 .53.4 其它电路 .64.测频模块的工作原理及设计 .74.1 CPLD 测频专用模块设计 .74.1.1 测频/周期的实现 .74.1.2 控制部件设计 .84.1.3 计数设计 .84.1.4 脉冲宽度的测量及占空比模块的设计 .95.单片机的主控模块 .105.1 AT89C51 单片机性能 .105.2 单片机控制模块 .116.实验测试与误差分析 .136.1 测量精度分析 .136.2 实验测试与误差分析 .136.2.1 实验测试方法 .13陕西理工学院毕业设计II6.2.2 系统硬件的验证 .136.2.3 误差分析 .147.软件的使用与概述 .157.1 AT89C51 单片机 keil 的使用 .157.2 Quartus开发 FPGA/CPLD 的流程概述 .167.3 Quartus 的使用方法 .178.总结 .20致谢 .21参考文献 .22附录 .23陕西理工学院毕业设计第 1 页 共 55 页1.引言测量频率是电子测量技术中最常见的测量之一。不少物理量的测量, 如时间、速度等都涉及到或本身可转化为频率的测量 1。目前, 市场上具有多种多功能、高精度、高频率的数字频率计, 但是价格不菲。而在实际工程中, 并不是对所有信号的频率测量都要求达到非常高的精度 10。本系统以单片机 AT89C51 为核心，采用自上向下的设计方法,设计出了基于复杂可编程逻辑器件数字频率计 3。用 AT89C51 单片机作为系统的主控部件，完成电路的数据运算处理、测试信号控制、控制数码管显示和键盘扫描 4。用 VHDL 语言编程，由 CPLD(Complex Programmable Logic Device)完成多种时序控制电路和计数功能 11。不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量 8。该系统具有可靠性高、结构紧凑、精度高和测频范围宽等特点 6。在本次设计中采用 EPM7128SLC-15 的复杂可编程器件，采用先进的氧化物半导体技术制造，可容纳组合逻辑函数和时序逻辑函数，可快速有效的快速编程，EPM7128SLC-15 包括 128 个宏单元，每 16 个宏单元组成一个逻辑阵列块，同时，每一个宏单元都有一个可编程的“与”阵和固定的“或”阵，以及一个独立可编程时钟、时钟使能、清除置位功能的触发器 5。单片机的软件采用汇编语言编写，CPLD 的各个模块采用硬件编程性语言，实现各个模块的功能 16。而传统的频率计一般由分立元件组成，其测量范围、测量精度以及测量速度都受到很大的限制 2。单片机的发展改变了这种状况，但由于单片机本身也受到工作频率以及内部计数器位数等原因的影响，无法让单片机得到更好的应用。随着大规模的可编程逻辑器件技术的发展，结合单片机采用底层汇编语言编程的利用，可以精确的控制测频计数闸门的开启和关闭，从而进一步提高了测量精度。对于基于单片机和 CPLD 的等精度数字频率计设计具有良好的应用价值和推广前景 14。1.1 背景随着电子技术的发展，当前数字电路的设计在朝着容量大、速度快、重量轻、体积小的方向前进。推动这个潮流迅猛发展的导火索就是逐渐进步和改善善的设计问题。目前数字系统的设计可以直接与用户的需求相连接，根据系统的功能和行为性要求，自上而下的逐层完成相应综合、描述、验证与仿真、优化、一直到器件生成。这样可以更好的缩短设计的周期，用此来适应当今品种多、批发量小的电子市场的需求，使产品具有更好的竞争力。电子设计（EDA）的关键性技术之一就是要求用形式化的方法来描述数字系统的硬件性电路，即要用所谓的硬件描述性语言来表达硬件电路。因此硬件描述语言和相关仿真、综合技术的研究是当今电子设计自动化区域的一个重要性课题。CPLD 是一种新兴的高密度大规模可编程逻辑器件，它具有门陈列的高密度和 PLD 器件的灵活性和易用性，目前已成为一种主要的可编程性逻辑器件。可编程性逻辑器件的最大特点是可以通过软件编程的方式对它的器件结构和工作方法进行重新设置，能够随时进行设计的调整用来满足产品的升级，以便硬件设计可以如同软件设计一样方便快速， 用来改变了传统数字设计以及用单片机形成的数字系统设计的方法、过程和概念，从而使电子设计技术的操作和系统形成在整体上发生了变化。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻（CPLD）的广泛应用，以EDA 工具作为开发手段，运用 VHDL 语言。将使整个系统大大简化。提高整体的性能和可靠性。因此，数字频率计的设计具有广泛的使用价值和应用前景。12 研究目的建立基于单片机和 CPLD 数字频率计的模型、选择适宜的测量策略和显示方法，用仿真工具在计算机上实现数字频率计系统的仿真控制，并对频率计进行仿真训练。获取开发经验，为更进一步的研究、开发数字频率计奠定良好的基础。当今电子设计领域流行的 EDA 技术，以 CPLD 为核心，配合 AT89C51 单片机，采用多周期同步测频原理，实现 0.01HZ-1MHZ 信号频率的等精度频率测量。不但大大缩短开发研制周期，而且使本系统具有结构紧凑、体积小、可靠性高、测频范围宽、精度高等优点。陕西理工学院毕业设计第 2 页 共 55 页2.方案选择与论证2.1 方案选择方案一：采用通用的 51 单片机 AT89S51 作为系统控制核心单元，以适当的软件和硬件资源完成以单片机为核心的等精度数字频率计的软引件设计及系统实现。完成整个测量电路的测试控制、数据处理和显示输出。由于 51 单片机自身的速度问题，测量的范围较小。在快速测量下，要保证高精度的测频，必须采用较高的标准信号；而单片机受本身的时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速和高精度的测频要求。 方案二：采用先进的 EDA 技术及自上而下的设计，把控制灵活、资源丰富及良好的人机对话功能的单片机和具有现场可编程的复杂逻器件以及现资源丰富的 CPLD 芯片完美结合起来，实现了等精度频率的测量。由于 CPLD 具有易于预测延时，连续性连接结构，因此电路仿真会更加准确，而且它的编程方便，速度快，集成度高，价格低，从而很好的缩短了周期，产品性价比也比较高。CPLD 芯片采用流行的 VHDL 语言编程，可以精确地控制测频计数闸门的开启和关闭，从而进一步提高了测量精度。2.1.1 方案论证等精度数字频率计涉及到的计算包括加、减、乘、除，耗用的资源比较大，用一般中小规模CPLDFPGA芯片难以实现，因此选择AT89C51单片机和复杂可编程逻器件的结合来实现。电路系统原理框图如图2.1所示，我们用单片机来完成整个测量电路的数据处理、测试控制和显示性输出；CPLDFPGA芯片完成多种测试的功能；键盘控制的命令使用74LSl65并入串出移位寄存器来读入单片机，实现测试频率、测试脉宽及占空比的功能，单片机从CPLDFPGA芯片读回计数数据并且进行运算，向显示电路输出结果；显示器电路用七段LED数码管动态显示，由8个芯片74LSl64分别进行驱动数码管。设计如图1.1所示:图2.1 系统框图2.1.2 测频原理（1）传统的测频原理是在一定的时间间隔中测某个信号周期性信号的重复变化的次数N,它的频率可以表示为f=N/T,其测频原理如图2.2，这种测量方式的精度会跟随被测信号频率的变化而发生变化。电源部分显示电路键盘输入时钟电路单片机CPLD芯片50MHZ 标准频率自校输入被测信号整形电路陕西理工学院毕业设计第 3 页 共 55 页图2.2 传统测频框图（2）采用基于CPLD等精度测频率时，其原理图如图所示，方波的预置门控信号开始由低电平变为高电平的时候，被测信号的上升沿会启动D触发器，D触发器的Q端同时开启计数器CNT1和CNT2，且同时计数，当预置门控信号为低电平时，随后的被测信号的计数器会关闭。设FX为被测信号，FS为基准频率信号，若在一次预置门高电平脉宽时间内被测信号计数值Nx,基准频率计数值为Ns,则有：FX=(FS/Ns)*Nx门控信号标准信号被测信号清零信号 图2.3 测频原理图脉冲形成电路 闸门电路 计数翻译器时基信号发生门控电路D QCOUNT1CLKENCLK OUT1CLRCOUNT2CLKENCLK OUT2CLR陕西理工学院毕业设计第 4 页 共 55 页3.整体方案设计3.1 系统方案电路系统的原理框图如3.1所示，其中单片机完成了整个测量电路的数据处理、测试控制和显示性输出；CPLD芯片完成了多种测试性功能；键盘控制的命令通过74LSl65并入串出移位寄存器进行读入，用此来实现测脉宽、测频率和测占空比的功能，单片机从CPLD读回计数的数据并且进行运算，向显示电路输出结果；显示电路采用七段LED数码管进行动态显示，由8个芯片74LSl64来进行驱动。系统总的设计在硬件电路中包括显示