基于VHDL的数字时钟设计和时序仿真

基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 1 页 共 45 页 毕业设计基于 VHDL 的数字时钟设计和时序仿真学生姓名： 学 院： 专 业： 指导教师： 年 月基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 2 页 共 45 页 目 录1 引言12 设计概述23 开发工具简介43.1 VHDL 语言简介43.1.1 VHDL 发展史43.1.2 VHDL 设计特点43.1.3 VHDL 设计结构53.1.4 VHDL 设计步骤63.2 Quartus II 软件简介63.2.1 Quartus II 软件介绍 63.2.2 Quartus II 软件设计流程64 数字时钟的设计要求和原理84.1 设计要求84.2 设计原理85 数字时钟模块化设计105.1 分频模块115.2 计时模块135.2.1 秒计时模块135.2.2 分计时模块155.2.3 时计时模块175.3 报警模块185.4 数据选择模块205.5 译码显示模块226 数字时钟模块化仿真246.1 计时模块仿真图246.1.1 秒模块仿真图246.1.2 分模块仿真图246.1.3 时模块仿真图 25基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 3 页 共 45 页 6.2 报警模块仿真图256.3 数据选择模块仿真图266.4 译码模块仿真图266.5 数字时钟整体仿真图277 FPGA 开发板实验287.1 芯片和器件选择 287.2 外部电路接线 287.2 硬件实物图 288 结论30附录31参考文献42致谢43基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 4 页 共 45 页 1 引言 随着科学技术的迅猛发展，在计算机技术的推动下电子技术获得了飞速的发展。电子产品几乎渗透到了工业、生活的各个领域，其中集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况，可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术主要体现在三个方面：一是可编程逻辑器件的芯片技术；二是适用于可逻辑编程器件的硬件编程技术，三是可编程逻辑器件设计的 EDA 开发工具,它主要用来进行可编程逻辑器件应用的具体实现 1。在本设计中采用了集成度较高的 FPGA 可编程逻辑器件，选用了 VHDL 硬件描述语言和 Quartus II 开发软件进行设计。VHDL 硬件描述语言在电子设计自动化( EDA)中扮演着重要的角色，由于采用了具有多层次描述系统硬件功能的“自顶向下”(Top -Down)的全新设计方法，使设计师们摆脱了大量的辅助设计工作，而把精力集中于创造性的方案与概念构思上，用新的思路来发掘硬件设备的潜力，从而极大地提高了设计效率,缩短了产品的研制周期 2。Quartus II 软件是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境，通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系 3。EDA 技 术 是 以 计 算 机 为 工 具 ， 根 据 硬 件 描 述 语 言 HDL 完 成 的 设 计 文 件 ，自 动 地 完 成 逻 辑 编 译 、 化 简 、 分 割 、 综 合 及 优 化 、 布 局 布 线 。 仿 真 以 及 对 于特 定 目 标 芯 片 的 适 配 编 译 和 编 程 下 载 等 工 作 。 典 型 的 EDA 工 具 中 必 须 包 含 两个 特 殊 的 软 件 包 ， 即 综 合 器 和 适 配 器 。 综 合 器 的 功 能 就 是 将 设 计 者 在 EDA平 台 上 完 成 的 针 对 某 个 系 统 项 目 的 HDL、 原 理 图 或 状 态 图 形 描 述 ， 针 对 给 定的 硬 件 系 统 组 件 ， 进 行 编 译 、 优 化 、 转 换 和 综 合 ， 最 终 获 得 我 们 欲 实 现 功 能 的描 述 文 件 。 综 合 器 在 工 作 前 ， 必 须 给 定 所 要 实 现 的 硬 件 结 构 参 数 ， 它 的 功 能 就是 将 软 件 描 述 与 给 定 的 硬 件 结 构 用 一 定 的 方 式 联 系 起 来 。 综 合 过 程 就 是 将 电 路的 高 级 语 言 描 述 转 换 低 级 的 。 可 与 目 标 器 件 FPGA/CPLD 相 映 射 的 网 表 文 件 。适 配 器 的 功 能 是 将 由 综 合 器 产 生 的 王 表 文 件 配 置 与 指 定 的 目 标 器 件 中 ， 产 生 最基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 5 页 共 45 页 终 的 下 载 文 件 ， 如 JED 文 件 。 适 配 所 选 定 的 目 标 器 件 (FPGA/CPLD 芯 片 )必 须属 于 在 综 合 器 中 已 指 定 的 目 标 器 件 系 列 。2 设计概述数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，数字时钟可植入自动控制、测试等系统内部，作为系统的时钟源，可为系统提供定时信号或中断控制的时间基准，具有广泛的用途。由于数字集成电路的发展使得数字时钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的单一报时功能 4。加入了一些诸如自动报时、定时闹钟等功能。这些都是以钟表数字化为基础的。因此，研究数字时钟及扩大其应用，有着非常现实的意义。数字时钟的设计方法有很多种，包括基于单片机的硬件设计、基于各种描述语言的软件设计，本设计采用 VHDL 语言来设计数字时钟有着多方面的优越性，通过把整个设计分为多个模块依次来实现，减少了众多重复性步骤，合理化了设计过程，使得设计更加省时、快捷，提高了设计效率。目前，电子系统的 EDA 技术正从着眼与数字逻辑向模拟电路和数模混合电路的方向发展，21 世纪是 EDA 技术飞速发展的时期，可以预见 EDA 技术将会对今后电子设计的发展产生重大的影响。随 着 电 子 技 术 的 发 展 ， 集 成 电 路 经 历 了 从 小规 模 、 中 规 模 到 大 规 模 和 超 大 规 模 集 成 的 过 程 ， 应 用 系 统 向 小 型 化 、 快 速 化 、大 容 量 、 重 量 轻 的 方 向 发 展 5； 数 字 系 统 的 设 计 也 已 从 芯 片 组 合 化 设 计 走 向 单片 系 的 设 计 。 随 着 微 电 子 和 计 算 机 领 域 的 原 理 创 新 、 技 术 创 新 、 应 用 创 新 层 出不 穷 ， 许 多 特 定 功 能 的 专 用 集 成 电 路 应 用 日 益 广 泛 ， 用 户 迫 切 希 望 根 据 自 身 设计 要 求 自 行 构 造 逻 辑 功 能 的 数 字 电 路 ， 复 杂 可 编 程 逻 辑 器 件 FPGA 顺 应 了 这一 新 的 需 要 。 它 能 将 大 量 逻 辑 功 能 集 成 于 一 个 芯 片 中 ， 其 规 模 可 达 几 十 万 或 上百 门 以 上 ， 从 而 电 子 设 计 自 动 化 EDA 技 术 应 运 而 生 ， 它 是 电 子 产 品 及 系 统 开发 领 域 中 一 场 革 命 性 变 革 ， EDA 技 术 极 大 地 推 动 了 科 学 技 术 的 发 展 6。 EDA技 术 的 发 展 使 硬 件 电 路 设 计 软 件 化 ， 降 低 了 硬 件 电 路 设 计 的 难 度 ， 使 设 计 周 期和 产 品 的 开 发 时 间 缩 短 ， 设 计 更 新 变 成 了 程 序 的 修 改 ， 适 应 了 千 变 万 化 的 市 场基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 6 页 共 45 页 潮 流 。 它 的 设 计 输 入 可 以 使 用 硬 件 描 述 语 言 (HDL)， 采 用 “自 顶 向 下 ”的 设计 方 法 7， 为 设 计 者 提 供 了 一 个 高 效 、 便 捷 的 设 计 环 境 ， 同 时 也 为 充 分 发 挥 设计 人 员 的 创 造 性 提 供 了 条 件 。 EDA 技 术 主 要 应 用 于 数 字 电 路 的 设 计 ， 目 前 它在 中 国 的 应 用 多 数 是 用 在 FPGA 的 设 计 中 。EDA 技 术 是 现 代 电 子 信 息 工 程 领 域 的 一 门 新 技 术 ， 它 是 在 先 进 的 计 算 机工 作 平 台 上 开 发 出 来 的 一 套 电 子 系 统 设 计 的 软 硬 件 工 具 ， 并 提 供 了 先 进 的 电 子系 统 设 计 方 法 8。 20 世 纪 90 年 代 ， 国 际 上 电 子 和 计 算 机 技 术 较 先 进 的 国 家 ，一 直 在 积 极 探 索 新 的 电 子 电 路 设 计 方 法 ， 并 在 设 计 方 法 、 工 具 等 方 面 进 行 了 彻底 的 变 革 ， 取 得 了 巨 大 成 功 。 在 电 子 技 术 设 计 领 域 ， 可 编 程 逻 辑 器 件 的 应 用 ，已 得 到 广 泛 的 普 及 ， 这 些 器 件 为 数 字 系 统 的 设 计 带 来 了 极 大 的 灵 活 性 。 这 些 器件 可 以 通 过 软 件 编 程 而 对 其 硬 件 结 构 和 工 作 方 式 进 行 重 构 ， 从 而 使 得 硬 件 的 设计 可 以 如 同 软 件 设 计 那 样 方 便 快 捷 。 这 一 切 极 大 地 改 变 了 传 统 的 数 字 系 统 设 计方 法 、 设 计 过 程 和 设 计 观 念 ， 促 进 了 EDA 技 术 的 迅 速 发 展 9。 目 前 ， 电 子 系统 的 EDA 技 术 正 从 着 眼 与 数 字 逻 辑 向 模 拟 电 路 和 数 模 混 合 电 路 的 方 向 发 展 ，21 世 纪 是 EDA 技 术 飞 速 发 展 的 时 期 ， EDA 技 术 将 会 对 今 后 电 子 设 计 的 发 展产 生 重 大 的 影 响 10。基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 7 页 共 45 页 3 开发工具简介 3.1 VHDL 语言简介3.1.1 VHDL 发 展 史VHDL 语 言 诞 生 于 1982 年 ， 翻 译 成 中 文 就 是 超 高 速 集 成 电 路 硬 件 描 述 语言 。 最 初 是 由 美 国 国 防 部 开 发 出 来 供 美 军 用 来 提 高 设 计 的 可 靠 性 和 缩 减 开 发 周期 的 一 种 使 用 范 围 较 小 的 设 计 语 言 。 1987 年 底 ， VHDL 被 IEEE 和 美 国 国 防部 确 认 为 标 准 硬 件 描 述 语 言 。 自 IEEE 公 布 了 VHDL 的 标 准 版 本 ， IEEE-1076之 后 ， 各 EDA 公 司 相 继 推 出 了 自 己 的 VHDL 设 计 环 境 ， 或 宣 布 自 己 的 设 计 工具 可 以 和 VHDL 接 口 。 此 后 VHDL 在 电 子 设 计 领 域 得 到 了 广 泛 的 接 受 ， 并 逐步 取 代 了 原 有 的 非 标 准 的 硬 件 描 述 语 言 11。 1993 年 ， IEEE 对 VHDL 进 行 了修 订 ， 从 更 高 的 抽 象 层 次 和 系 统 描 述 能 力 上 扩 展 VHDL 的 内 容 ， 公 布 了 新 版本 的 VHDL， 主 要 是 应 用 在 数 字 电 路 的 设 计 中 。 现 在 ， VHDL 和 Verilog HDL 作 为 IEEE 的 工 业 标 准 硬 件 描 述 语 言 ， 又 得 到 众 多 EDA 公 司 的 支 持 ， 在电 子 工 程 领 域 ， 已 成 为 事 实 上 的 通 用 硬 件 描 述 语 言 。 有 专 家 认 为 在 新 的 世 纪 中 ，VHDL 与 Verilog 语 言 将 承 担 起 大 部 分 的 数 字 系 统 设 计 任 务 12。 目 前 ， 它 在中 国 的 应 用 多 数 是 用 FPGA/CPLD 的 设 计 中 。VHDL 主 要 用 于 描 述 数 字 系 统 的 结 构 、 行 为 、 功 能 和 接 口 。 除 了 含 有 许 多具 有 硬 件 特 征 的 语 句 外 ， VHDL 的 语 言 形 式 和 描 述 风 格 与 句 法 是 十 分 类 似 于 一般 的 计 算 机 高 级 语 言 。 VHDL 的 程 序 结 构 特 点 是 将 一 项 工 程 设 计 ， 或 称 设 计 实体 （ 可 以 是 一 个 元 件 ， 一 个 电 路 模 块 或 一 个 系 统 ） 分 成 外 部 （ 或 称 可 是 部 分 ，及 端 口 )和 内 部 （ 或 称 不 可 视 部 分 ） ， 既 涉 及 实 体 的 内 部 功 能 和 算 法 完 成 部 分 。在 对 一 个 设 计 实 体 定 义 了 外 部 界 面 后 ， 一 旦 其 内 部 开 发 完 成 后 ， 其 他 的 设 计 就可 以 直 接 调 用 这 个 实 体 13。 这 种 将 设 计 实 体 分 成 内 外 部 分 的 概 念 是 VHDL 系统 设 计 的 基 本 点 。3.1.2 VHDL 设计特点应 用 VHDL 语 言 进 行 系 统 设 计 ， 有 以 下 几 方 面 的 特 点 ：基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 8 页 共 45 页 1） 功 能 强 大 ： VHDL 具 有 功 能 强 大 的 语 言 结 构 。 它 可 以 用 明 确 的 代 码 描述 复 杂 的 控 制 逻 辑 设 计 。 并 且 具 有 多 层 次 的 设 计 描 述 功 能 ， 支 持 设 计 库 和 可 重复 使 用 的 元 件 生 成 。 VHDL 是 一 种 设 计 、 仿 真 和 综 合 的 标 准 硬 件 描 述 语 言 。2） 可 移 植 性 ： VHDL 语 言 是 一 个 标 准 语 言 ， 其 设 计 描 述 可 以 为 不 同 的EDA 工 具 支 持 。 它 可 以 从 一 个 仿 真 工 具 移 植 到 另 一 个 仿 真 工 具 ， 从 一 个 综 合 工具 移 植 到 另 一 个 综 合 工 具 ， 从 一 个 工 作 平 台 移 植 到 另 一 个 工 作 平 台 14。 此 外 ，通 过 更 换 库 再 重 新 综 合 很 容 易 移 植 为 ASIC 设 计 。3） 独 立 性 ： VHDL 的 硬 件 描 述 与 具 体 的 工 艺 技 术 和 硬 件 结 构 无 关 。 设 计者 可 以 不 懂 硬 件 的 结 构 ， 也 不 必 管 最 终 设 计 实 现 的 目 标 器 件 是 什 么 ， 而 进 行 独立 的 设 计 。 程 序 设 计 的 硬 件 目 标 器 件 有 广 阔 的 选 择 范 围 ， 可 以 是 各 系 列 的CPLD、 FPGA 及 各 种 门 阵 列 器 件 。4） 可 操 作 性 ： 由 于 VHDL 具 有 类 属 描 述 语 句 和 子 程 序 调 用 等 功 能 ， 对 于已 完 成 的 设 计 ， 在 不 改 变 源 程 序 的 条 件 下 ， 只 需 改 变 端 口 类 属 参 量 或 函 数 ， 就能 轻 易 地 改 变 设 计 的 规 模 和 结 构 。5） 灵 活 性 ： VHDL 最 初 是 作 为 一 种 仿 真 标 准 格 式 出 现 的 ， 有 着 丰 富 的 仿真 语 句 和 库 函 数 。 使 其 在 任 何 大 系 统 的 设 计 中 ， 随 时 可 对 设 计 进 行 仿 真 模 拟 。所 以 ， 即 使 在 远 离 门 级 的 高 层 次 ， 设 计 者 就 能 够 对 整 个 工 程 设 计 的 结 构 和 功 能的 可 行 性 进 行 查 验 ， 并 做 出 决 策 。3.1.3 VHDL 设计结构VHDL 描 述 数 字 电 路 系 统 设 计 的 行 为 、 功 能 、 输 入 和 输 出 。 它 在 语 法 上 与现 代 编 程 语 言 相 似 ， 但 包 含 了 许 多 与 硬 件 有 特 殊 关 系 的 结 构 。 VHDL 将 一 个设 计 称 为 一 个 实 体 Entity（ 元 件 电 路 或 者 系 统 ） ， 并 且 将 它 分 成 外 部 的 可 见 部分 （ 实 体 名 连 接 ） 和 内 部 的 隐 藏 部 分 （ 实 体 算 法 实 现 ） 。 当 定 义 了 一 个 设 计 的实 体 之 后 ， 其 他 实 体 可 以 利 用 该 实 体 ， 也 可 以 开 发 一 个 实 体 库 。 所 以 ， 内 部 和外 部 的 概 念 对 系 统 设 计 的 VHDL 是 十 分 重 要 的 。 外 部 的 实 体 名 或 连 接 由 实 体声 明 来 描 述 。 而 内 部 的 实 体 算 法 或 实 现 则 由 结 构 体 来 描 述 15。 结 构 体 可 以 包含 相 连 的 多 个 进 程 或 者 组 建 等 其 他 并 行 结 构 ， 需 要 说 明 的 是 它 们 在 硬 件 中 都是 并 行 运 行 的 。基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 9 页 共 45 页 3.1.4 VHDL 设计步骤采 用 VHDL 的 系 统 设 计 ， 一 般 有 以 下 6 个 步 骤 ：1） 按 照 要 求 的 功 能 模 块 划 分 ；2） VHDL 的 设 计 描 述 （ 设 计 输 入 ） ；3） 代 码 仿 真 模 拟 （ 前 仿 真 ） ；4） 计 综 合 、 优 化 和 布 局 布 线 ；5） 布 局 布 线 后 的 仿 真 模 拟 （ 后 仿 真 ） ；6） 设 计 的 实 现 （ 下 载 到 目 标 器 件 ） 。3.2 Quartus II 软件简介3.2.1 Quartus II 软 件 介 绍 Quartus II 是 Alera 公 司 推 出 的 一 款 功 能 强 大 ， 兼 容 性 最 好 的 EDA 工 具软 件 。 该 软 件 界 面 友 好 、 使 用 便 捷 、 功 能 强 大 ， 是 一 个 完 全 集 成 化 的 可 编 程 逻辑 设 计 环 境 ， 具 有 开 放 性 、 与 结 构 无 关 、 多 平 台 完 全 集 成 化 丰 富 的 设 计 库 、 模块 化 工 具 、 支 持 多 种 硬 件 描 述 语 言 及 有 多 种 高 级 编 程 语 言 接 口 等 特 点 16。Quartus II 支 持 原 理 图 输 入 与 Verilog HDL 和 VHDL 输 入 混 合 设 计 ， 它 除 了承 接 原 来 的 Max+Plus II 软 件 的 全 部 设 计 功 能 和 器 件 对 象 外 ， 还 增 加 了 许 多 新功 能 和 新 的 FPGA 器 件 系 列 。 它 可 对 设 计 进 行 功 能 仿 真 ， 对 数 字 电 路 的 设 计 实现 同 步 模 拟 分 析 和 时 序 仿 真 。 这 种 同 步 模 拟 分 析 、 时 序 仿 真 在 数 字 电 路 的 教 学中 可 以 起 到 很 好 的 辅 助 作 用 。Quartus II 是 Altera 公 司 推 出 的 CPLD/FPGA 开 发 工 具 ， Quartus II 提 供了 完 全 集 成 且 与 电 路 结 构 无 关 的 开 发 包 环 境 ， 具 有 数 字 逻 辑 设 计 的 全 部 特 性 ，包 括 ： 可 利 用 原 理 图 、 结 构 框 图 、 VerilogHDL、 AHDL 和 VHDL 完 成 电 路 描述 ， 并 将 其 保 存 为 设 计 实 体 文 件 ； 芯 片 （ 电 路 ） 平 面 布 局 连 线 编 辑 ； 功 能 强 大的 逻 辑 综 合 工 具 ； 完 备 的 电 路 功 能 仿 真 与 时 序 逻 辑 仿 真 工 具 ； 定 时 /时 序 分 析与 关 键 路 径 延 时 分 析 ； 可 使 用 SignalTap II 逻 辑 分 析 工 具 进 行 嵌 入 式 的 逻 辑 分析 ； 支 持 软 件 源 文 件 的 添 加 和 创 建 ， 并 将 它 们 链 接 起 来 生 成 编 程 文 件 ； 使 用 组合 编 译 方 式 可 一 次 完 成 整 体 设 计 流 程 ； 自 动 定 位 编 译 错 误 ； 高 效 的 期 间 编 程 与验 证 工 具 ； 可 读 入 标 准 的 EDIF 网 表 文 件 、 VHDL 网 表 文 件 和 Verilog 网 表 文件 ； 能 生 成 第 三 方 EDA 软 件 使 用 的 VHDL 网 表 文 件 和 Verilog 网 表 文 件 。基 于 VHDL 的 数 字 时 钟 设 计 和 时 序 仿 真第 10 页 共 45 页 3.2.2 Quartus II 软 件 设 计 流 程1)设 计 输 入 ： 设 计 文 件 的 输 入 方 法 有 原 理 图 输 入 、 文 本 输 入 、 内