pcb设计的esd抑止准则

PCB设计的ESD抑止准则上网时间 : 2002年08月24日 PCB布线是ESD防护的一个关键要素，合理的PCB设计可以减少故障检查及返工所带来的不必要成本。在PCB设计中，由于采用了瞬态电压抑止器(TVS)二极管来抑止因ESD放电产生的直接电荷注入，因此PCB设计中更重要的是克服放电电流产生的电磁干扰(EMI)电磁场效应。本文将提供可以优化ESD防护的PCB设计准则。 电路环路 电流通过感应进入到电路环路，这些环路是封闭的，并具有变化的磁通量。电流的幅度与环的面积成正比。较大的环路包含有较多的磁通量，因而在电路中感应出较强的电流。因此，必须减少环路面积。 最常见的环路如图1所示，由电源和地线所形成。在可能的条件下，可以采用具有电源及接地层的多层PCB设计。多层电路板不仅将电源和接地间的回路面积减到最小，而且也减小了ESD脉冲产生的高频EMI电磁场。 如果不能采用多层电路板，那么用于电源线和接地的线必须连接成如图2所示的网格状。网格连接可以起到电源和接地层的作用，用过孔连接各层的印制线，在每个方向上过孔连接间隔应该在6厘米内。另外，在布线时，将电源和接地印制线尽可能靠近也可以降低环路面积，如图3所示。 减少环路面积及感应电流的另一个方法是减小互连器件间的平行通路，见图4。 当必须采用长于30厘米的信号连接线时，可以采用保护线，如图5所示。一个更好的办法是在信号线附近放置地层。信号线应该距保护线或接地线层13毫米以内。 如图6所示，将每个敏感元件的长信号线(30厘米)或电源线与其接地线进行交叉布置。交叉的连线必须从上到下或从左到右的规则间隔布置。 电路连线长度 长的信号线也可成为接收ESD脉冲能量的天线，尽量使用较短信号线可以降低信号线作为接收ESD电磁场天线的效率。 尽量将互连的器件放在相邻位置，以减少互连的印制线长度。 地电荷注入 ESD对地线层的直接放电可能损坏敏感电路。在使用TVS二极管的同时还要使用一个或多个高频旁路电容器，这些电容器放置在易损元件的电源和地之间。旁路电容减少了电荷注入，保持了电源与接地端口的电压差。 TVS使感应电流分流，保持TVS钳位电压的电位差。TVS及电容器应放在距被保护的IC尽可能近的位置(见图7)，要确保TVS到地通路以及电容器管脚长度为最短，以减少寄生电感效应。 连接器必须安装到PCB上的铜铂层。理想情况下，铜铂层必须与PCB的接地层隔离，通过短线与焊盘连接。 PCB设计的其它准则 1. 避免在PCB边缘安排重要的信号线，如时钟和复位信号等； 2. 将PCB上未使用的部分设置为接地面； 3. 机壳地线与信号线间隔至少为4毫米； 4. 保持机壳地线的长宽比小于5:1，以减少电感效应； 5. 用TVS二极管来保护所有的外部连接； 保护电路中的寄生电感 TVS二极管通路中的寄生电感在发生ESD事件时会产生严重的电压过冲。尽管使用了TVS二极管，由于在电感负载两端的感应电压VL=Ldi/dt，过高的过冲电压仍然可能超过被保护IC的损坏电压阈值。 保护电路承受的总电压是TVS二极管钳位电压与寄生电感产生的电压之和，VT=VC+VL。一个ESD瞬态感应电流在小于1ns的时间内就能达到峰值(依据IEC 61000-4-2标准)，假定引线电感为每英寸20nH，线长为四分之一英寸，过冲电压将是50V/10A的脉冲。经验设计准则是将分流通路设计得尽可能短，以此减少寄生电感效应。 所有的电感性通路必须考虑采用接地回路，TVS与被保护信号线之间的通路，以及连接器到TVS器件的通路。被保护的信号线应该直接连接到接地面，若无接地面，则接地回路的连线应尽可能短。TVS二极管的接地和被保护电路的接地点之间的距离应尽可能短，以减少接地平面的寄生电感。 最后，TVS器件应该尽可能靠近连接器以减少进入附近线路的瞬态耦合。虽然没有到达连接器的直接通路，但这种二次辐射效应也会导致电路板其它部分的工作紊乱。千兆位以太网设备面临的测试挑战上网时间 : 2002年12月28日 过去的以太网产品只需进行电气测试即可，而现在测试工程师面对的标准既要支持电气性能也要支持光学性能，同时更高数据率也对测试提出了新的要求，在高数据率下运行的电子产品会产生噪声问题，而这个问题不会出现在10/100BaseT产品上；另外这类产品的光学部分可能是一些测试工程师首次接触到的光测试。本文讨论影响千兆位以太网产品测试的一些因素，使中国测试工程师在设计测试方案是掌握几个基本概念。 正文：随着通信系统进入以互联网协议为中心的网络时代，千兆位以太网产品也呈现出一片欣欣向荣的景象。除了新安装设备外，任何10/100BaseT设备也都是千兆位以太网潜在的更换对象。这个领域的增长潜力是巨大的，预计2005年市场规模将达到近20亿美元。 千兆位以太网标准 千兆位以太网光接口标准IEEE 803.2z和电接口标准803.2ad提供了对该类产品所有方面的完整定义，包括硬件操作、产品验证方法和IP数据结构，标准文本可以免费从IEEE网站下载，标准定义了不同的物理接口，涵盖光学和电气接口。表1是目前一些物理接口和相关线缆选项信息，同时还给出了每种技术所能实现的传输距离。 测试工程师全面了解与产品相关的标准是很重要的，尤其是硬件接口部分，这不仅对选择测试设备和将其集成到测试系统中很关键，而且在决定使用哪一种测试对产品进行全面检验也非常重要。 设计验证与测试 当确定了用于产品验证的一整套测试方案后，测试工程师应关注整个过程而不要被设计验证的细节问题分散注意力，所谓“整个过程”其目的就是要以尽可能低的成本获得尽可能高的产量。其它一些考虑因素包括测试系统所需场地大小、可实现的自动化程度和系统最佳位置等。 为了找到一种方法能够以最佳方式完成整个测试，首先一个问题就是要将产品设计工程师所给的大量测试项目削减，使剩下的测试项目能够很好地应用在制造环境中。这些测试必须彻底而快速，以满足产能的要求。测试一般包括被测器件常规功能检验项目及参数测试项目。功能测试检验产品是否可以按照设计要求运行，包括各种通信测试，即从产品发送一数据流并让它接收该数据流以验证数据有没有损坏，这种方法不仅检验物理接口是否功能正常，它还测试了产品内部的工作状况，如软件功能和传输情况。参数测试用于检验产品物理接口的性能指标，包括传输器和接收器的工作范围和数据脉冲形状。这些测试同时适用于电气和光学接口。 确定哪一项设计测试应被取消是一件非常困难的事。像板上内置软件算法测试就可以去掉，因为做其它功能测试时需要有合适的软件支持，此时软件及其功能即在默认情况下得到了检验。 设计和制造之间的关系会进一步增加制造的难度，因此他们之间必须全力合作，但设计人员经常对生产人员的目标(即用最少的测试达到最大的产能)缺乏了解，尤其在大公司里，某些情况下可能无法达成一致意见，最终不得不由制造工程师确定测试的持续时间和范围。 为了确保测试完整，最好的方法是将可能需要的所有测试都包括进来，无论多么生僻。针对千兆位以太网测试而设计的设备通常有很多种可供选择，因此加入增强测试功能仅仅需要考虑是用价格较低的软件升级还是较高的硬件升级。 新产品进入生产阶段后，测试工程师就可以开始对产品特性进行描述。有可能出现这样的情况，即某个测试只有在另一个测试没有通过时才不合格，而在另一个测试通过时它也通过，这说明两个测试是重复的；另外当工艺改进时有些测试总是通过，此时也可以取消这个测试以缩短测试时间。这些高级测试性能还可以让设计人员调试或验证新的设计，或进行周期性回归测试。 千兆位以太网测试 在确定千兆位以太网产品的测试方案时，所采用的方法可以同时包含功能和参数两方面。应确定一组功能测试，不论物理接口如何这些测试都要进行，它们检验产品的第2层和第3层的功能，而不是物理层参数特性。有几家设备公司可提供能测试千兆位以太网模块的设备，这些设备具有不同的测试能力。有两份“请求注解(RFC)”文件详细区分了这类测试结果在性能上的差异，定义千兆位以太网产品设计检验的测试标准，这两份文件分别名为RFC 2544和RFC 2285。 RFC 2544描述了互连设备测试基准，包括四个基本测试： 1. 速度。该测试确定被测器件(UUT)在没有丢失数据包条件下接收并传送帧的最快速度，速率通常由用户选择。 2. 帧/数据包丢失。该测试确定当被测器件流量负荷很大时丢失的帧/数据包数量，用户可以指定发送的数据包大小，并使用不同大小数据包进行多次测试。 3. 背靠背。该测试确定被测器件的缓冲性能，方法是以最高理论速率发送脉冲信息然后测试没有丢失的数据包最长信息流。 4. 等待时间。该测试确定被测器件固有等待时间，初始数据速率取决于速度测试的结果。通常数据包含有一个时间标记并插入到信息流当中，这项测试就是测量带时间标记的数据包通过被测器件的时间。更进一步特性测试可以通过RFC 2285中的测试完成，这些测试更适用于设计实验室中，由于它们对测试系统只需增加很少额外费用，所以建议拿到所需的升级软件以进行这类测试，这些测试主要针对通信分布、脉冲信息流和载荷等项目。 参数测试 考虑参数测试时，确定采用何种测试主要要看接口是光学的还是电气的，不管哪一种接口，测试工程师都必须要考虑参数检验是否适用于他们的具体产品。 在某些情况下测试工程师必须同时处理两种接口技术，除了光学和电气接口外，设备上的其它电路部分基本上相同。一些供应商使用千兆位以太网接口转换器(GBIC)提供不同的接口选择，这种转换器实际上也就是产品线路板上电子部分和外部的物理接口，GBIC有光学和电气、多模和单模等配置可供选择，将产品从光接口转换到电接口就像更换插入式模块一样简单。 光参数测试 光学产品的参数性测试比电气产品的相应测试更加重要，因为在制造过程中光学设备更易于损坏和污染；另外电模块上的接口部件使用在线测试技术很容易实现，而光学模块则很难或几乎不可能使用在线测试技术进行完全检验。但光学产品目前又是使用最为广泛的技术，因为相对于电气产品它不会受到短电缆线和噪声因素的影响。 下面列出规范中提出的一些基本测试，IEEE 803.2z中还有其它几个光学测试，但如果使用高质量元件这些测试(如中心波长)应该非常一致。 1. TX功率。该测试需要一个光功率计，用来测量产品发射(TX)的激光或LED输出功率。 2. RX灵敏度。该测试将光衰减器和通信设备结合起来测试被测试器件接收器(RX)端口的灵敏度。通信设备的TX端口连接到光衰减器上，衰减器将传给被测器件RX端口的信号功率降低到产品规范所列最低灵敏度，短距离(SX)RX灵敏度的规范值是-17dBm，长距离(LX)的规范值是-19dBm。 3. 眼图。该测试使用光通信分析仪检验TX端口是否符合工业标准，眼图可以验证抖动、数据速率和过调等特性。 4. 消光系数。该测试确定逻辑1对逻辑0的光功率比，这个比值必须足够大以确保检测电路能够将高数据位从低数据位中区分出来。 将这些简单的参数测试加入到功能测试中可以在较短时间内达到理想的测试覆盖范围，随着光学产品自动测试平台的普及，我们还可以进一步提高测试的速度。 电参数测试 对于10/100BaseT以太网产品，很多工程师发现就制造环境而言只需用一组通信量测试就能充分测试电气模块，对功能测试之前先进行过在线测试的模块来说尤其如此，在线测试全面涵盖了这些模块。但不幸的是千兆位电气模块非常复杂，会使在线测试出现问题，测试覆盖率低于35%是很常见的。虽然利用X射线技术可以增加覆盖率，但显然又会出现参数问题。除了测试覆盖率问题之外，1000BaseT和1000BaseCX产品上出现的高数据率还使它们更容易受到噪声问题的影响。 新旧以太网技术中一个常用的方法是通过一组适当的连线把测试仪和被测器件连接起来，模仿应用现场发生的真实信号衰减情况。根据表1列出的不同电气接口相关电缆类型，选择最大支持电缆长度可提供现实条件下的最坏情况。 如果决定要做电参数测试，可以参考IEEE802.3ad里的一整套电参数测试项目，其中包括测试技术、测试电路、专用线缆甚至还有某些测试所需数据流。标准中所有测试都可在实验室中进行，因为主要一些复杂设备结构难以实现自动化，所以很多没有转化到制造应用中。 有些情况下，整套测试在第一批产品上以及以后定期进行，以检验没有什么变动影响到产品性能，如固件更新或元件供应商变化等。 千兆位以太网的电性测试包括： 1. 发射器电参数。测试电发射器的各项特性，包括差分幅度、摆动及上升和下降时间。 2. 接收器电参数。测试最大输入和灵敏度，以及输入阻抗和抖动。 3. 峰值差分输出电压和电平精度。在输出数据流的精确点上利用预先设定的测试方式进行电压测量。 4. 最大输出下降值。对特定脉冲上成对的点进行测量和比较，保证不出现严重的下降。 5. 差分输出模板。该测试观察数据流中的不同位置，以验证数据正常并都在测试模板范围内。 6. 回波损耗。测量RX和TX端口的回波损耗。 电气自动化设计问题 如果只需要通信测试，则无论有无电缆线一般都不需要自动化，因为只需把通信器件连接至被测器件上即可。此外以太网测试仪一般定价合理，所以每个端口都可以有自己专用的信号源和测量端口，但是如果需要增加电参数测试，则需要一些支持设备和开关使测试装置实现自动化，如“最大输出下降值”和“差分输出模板”之类的测试就需要测试设备、电阻负载以及通过电气开关矩阵连接的线缆。 自动开关交换系统的实际布局会因为很高的带宽要求而变得非常复杂，因为千兆位以太网产品采用的设计使用4对电线，每对支持250MHz，而不是1个千兆位通道，必须利用适当的RF设计来保证测试装置不会引入不必要的噪声。防止信号衰减的设计因素包括： 1. 使用工作频率是在250MHz以上的中继器，应考虑带宽大于600MHz的RF和共轴中继器，可使用非RF中继器，但信号会严重衰减，应做测试以验证设计的可行性。无论是哪种情况，重要的是要记住这些线支持差分信号通道，故要求通道长度匹配以免出现偏差问题。 2. 信号通道应尽可能短，减少串扰和避免其它信号衰减问题。 3. 使用高质量RF电缆连接来测试设备和支持电路，进一步保护信号完整性。除了电气完整性所需设计要求之外，还有机械设计问题，因为要支持大量中继器和专用RF电缆，通过VXI、PXI、PCI或GPIB结构等常见第三方开关交换矩阵可以简化很多这些硬件的设计问题。 测试夹具 在为千兆位以太网产品设计自动化测试装置时，一个重要的因素是该产品的测试环境。有两个主要方法，一个是建立专用夹具，能启动和控制被测器件，另一个是使用为该产品设计的实际系统底板。 制造中采用测试夹具的一个主要原因是便于排除被测器件的故障，夹具可设计成被测器件工作时两面都能够接触到。使用将被测器件与测试仪相连的夹具时，即使是第三方集成测试装置也有很多问题，很多情况下接口PC板必须能对产品底板进行仿真，该接口提供被测器件工作所需要的电源和控制信号，包括专用时钟、数字信号和数据回路，这些都需要把更多支持仪器安装到系统中。 在测试老式慢速模块时，这种方法更容易成功，但随着现代产品速度越来越高，模块要提供必要支持，噪声则将随着复杂性增加而增加，这些问题在计划使用夹具方法时必须都要考虑。 系统底板 虽然夹具方法还在采用，但目前大部分功能测试是将产品的实际系统底板作为测试系统一部分来完成。在这种方法中，安装在底板上的其它支持模块都是好的，只有被测器件是未知的。该方法不需要定制的夹具PC板设计和昂贵的支持设备，也不需要耗时与成本高昂的工艺来模仿产品工作所必需的所有信号。由于被测器件是在它最后工作的相同环境下测试，因此也避免了夹具噪声问题。系统底板方法其它优点还有： 1. 备件容易获得。由于机壳和内部元器件都是标准产品的一部分，所以备件可以很快获得。 2. 结构简单。由于产品在其自己机架上，可利用标准系统软件来设置产品进行测试，包括准备测试数据流所需要的传输通道。 3. 减少开支。该方法由于减少设计工作以及使用库存产品如系统机壳，通常最为经济。 在使用底板方法时要注意的几个缺点包括： 1.故障排除。由于涉及高速率数据，被测器件不能放在连接器上排除故障，这样会造成信号衰减。 2. 连接器磨损。很多高速应用的连接器不是为多次拔插而设计，对于批量应用需要一个方法来处理正常的连接器或底板更换。连接器保护装置通常不适用于高频信号，因为这些器件会延长传输通道，引起严重的失真。 其它问题 确定千兆位以太网被测器件测试方法的硬件和软件需求时，一个主要考虑因素是被测器件内部数据处理能力。产品测试最重要的是要将数据传递给产品，有些产品在某个模式下能接受并发出无框PRBS数据流而没有问题，但有的产品必须接受发送实际IP数据，并从内部或外部反馈回来，而有的需要实际IP数据的被测器件则含有制作在固件中的智能路由算法。 由于这些不同的内部工作特性，必须要知道被测器件内部的硬件和软件设计。在上述第一个例子中，可以用一个简单的gig PRBS BER测试仪，第二个例子要求测试仪器支持IP通信，第三个例子不仅需要IP通信支持，而且测试装置需要一个能接受测试通信且布线合理的金模块或底板，这样数据才不会丢失。这些要求使单独夹具不切合实际。最后一种不需要外部通信测试设备，仅用反馈电缆就能完成通信测试。 为了支持通信测试，必须有某种反馈方法提供通过被测试产品的完整通道。这些反馈利用外部跳线或者能处理通信测试的功能正常的模块从外部连到被测器件最为有效，它可以保证模块底板连接也能被测到。为提供更加细小的局部故障隔离，有些产品设计带有内部反馈性能，如果测试失效，可利用这些局部反馈隔离故障位置。如果需要这种功能，那么测试工程师应在设计阶段与产品设计人员进行交流，因为这种功能必须设计到产品中去。 系统测试 产品在做好最后配置准备发运给客户前，很多供应商还要运行很长一段时间系统老化测试，测试台把千兆位以太网产品与发送/接收通信数据的仪器连在一起。这些系统级测试装置比功能测试简单得多，因为一般不需要参数测量。通信仪器直接连到被测产品的端口上，或者用一些简单的多路复用电路来减少通信通道的数量。一个常见的系统测试设置采用通信测试仪器和连线组合，通信仪器连接到TX/RX端口对，剩余的端口用弯线互连(如图1)。这可以使数据流经过所有端口，同时减少对测试设备的需求。该方法的缺点是如果任何TX/RX端口失效都会遗失判断信息。 为进一步验证系统运行情况，系统测试还可以在一个环境室里进行，使被测器件经受不同的温度和功率。该方法被称作高加速应力筛选(HASS)，有助于保证产品的整个可靠性，降低早期失效，有些客户在接受供应商产品之前还要求进行这类检验。 本文结论 开发千兆位以太网产品测试系统要求测试工程师全面了解产品的运行情况、千兆位以太网标准和提供最佳产能与产品质量一致性的通用制造工艺。由于这些产品有电或光接口，所以必须广泛了解这两种参数和功能测试要求。 有了这些知识，测试工程师就能制定测试计划，明确定义出测试和完成测试所需要的设备，以及是否需要采用自动化，此外测试环境也必须明确说明。测试工程师可利用现有系统底板而不是设计一个新的夹具接口大大简化系统设计工作，虽然后者对某些应用也是一个可行的方法。 本文为千兆位以太网产品测试设计师提供了一些基本概念，所涉及测试是一些基础知识，可用于测试系统的设计。根据具体产品和测试要求，测试工程师还可按照需要在基本测试系统配置中增加更多的测试功能。 反激式变换器中RCD箝位电路的设计上网时间 : 2004年09月03日 在反激式变换器中，箝位电路采用RCD 形式具有结构简单，成本低廉等优点，本文详细论述了该种电路的设计方法。 Abstract: The application of RCD circuit in converter can realize low cost and low parts cout .How to design that circuit is introduced. Keyword: RCD clamp, Flyback converter 一、 引言 反激式变换器具有低成本，体积小，易于实现多路输出等优点，因此被广泛应用于中小功率(100w)的电源中。 但是，由于变压器漏感的存在及其它分布参数的影响，反激式变换器在开关管关断瞬间会产生很大的尖峰电压，这个尖峰电压严重危胁着开关管的正常工作，必须采取措施对其进行抑制，目前，有很多种方法可以实现这个目的，其中的RCD箝位法以其结构简单，成本低廉的特点而得以广泛应用，但是，由于RCD箝位电路的箝位电压会随着负载的变化而变化，如果参数设计不合理，该电路或者会降低系统的效率，或者会达不到箝位要求而使开关管损坏，本文介绍了反激式变换器中的RCD箝位电路的基本原理，给出了一套较为实用的设计方法。 二、 反激式变换器中RCD箝位电路的工作原理 图为RCD 箝位电路在反激式变换器中的应用。 图中：Vclamp:箝位电容两端间的电压 Vin:输入电压 VD:开关管漏极电压 Lp:初级绕组的电感量 Llk:初级绕组的漏感量 该图中RCD箝位电路的工作原理是：当开关管导通时，能量存储在Lp和Llk中，当开关管关闭时，Lp中的能量将转移到副边输出,但漏感Llk中的能量将不会传递到副边。如果没有RCD箝位电路，Llk 中的能量将会在开关管关断瞬间转移到开关管的漏源极间电容和电路中的其它杂散电容中，此时开关管的漏极将会承受较高的开关应力。若加上RCD 箝位电路，Llk中的大部分能量将在开关管关断瞬间转移到箝位电路的箝位电容上，然后这部分能量被箝位电阻Rc消耗。这样就大大咸少了开关管的电压应力。 三、 RCD 箝位电路的设计 在RCD 箝位电路中电阻 Rc和电容Cc的取值都比较大，因此，箝位电容Cc上的电压在每个开关周期不会有较大的变化，这样，我们可以用一个恒定值 Vclamp来表示箝位电容两端的电源。在此基础上我们可以按以下几个步骤来设计RCD箝位电路。 步骤一：确定箝位电压Vclamp 图2表示的是采用RCD 箝位的反激变换器的开关管的漏极电压。 图中：VOR：次级到初级的折射电压 Vclamp：箝位电容Cc两端的箝位电压 VBR(DSS)：开关管的漏源极击穿电压 VINMAX：最大输入直流电压 由图可见，箝位电压Vclamp与开关管的VBR(DSS)及输入最高电压有关，如果考虑0.9的降额使用系数，可用下式来确定Vclamp的大小 步骤二：确定初级绕组的漏感量Llk 初级绕组的漏感量可以通过测试来获得，常用方法是，短路各个次级绕组测试此时的初级绕组的感量，这个值就是初级绕组的漏感量。需要注意的是，测试频率应采用变换器的工作频率。 当然，批量生产时不可能采取逐个测试的方法，这时，可确定一个百分比来估计整个批次的漏感值，这个百分比通常是在1%-5%。 步骤三：确定箝位电阻Rc 前文提到，箝位电容Cc两端的电压可用恒定值Vclamp表示，因此箝位电阻消耗的功率为： 式中：PR-clamp：箝位电阻消耗的功率 另一方面从能量守恒原则考虑，存在以下关系： 式中：WR-clamp：箝位电阻消耗的能量 Wl：初级绕组漏感中存储的能量 VOR：次级到初级的折射电压。 Vclamp：箝位电压 将能量转换为平均功率则(3)式可变为： 式中：fs：变换器的工作频率 Llk：初级绕组的漏感量 Ids-peak：开关管的最大峰值电流(即低压满载时的峰值电流) 这样由(2)、(4)式就可得到箝位电阻的计算公式： 步骤四：确定箝位电容Cc 箝位电容Cc的值应取得足够大以保证其在吸收漏感能量时自身的脉动电压足够小，通常取这个脉动电压为箝位电压的5%-10%,这样，我们就可通过下式来确定Cc的最小值。 式中：Cc：箝位电容 Vclamp：箝位电压 Vclamp：箝位电容上的脉动电压 Rc：箝位电阻 fs：变换器的工作频率 步骤五：实验验证 上述计算结果，应该在实验中得以验证，此时应该观察各种输入电压及负载情况下的箝位电压波形，同时还要考虑元器件的选型是否合理，比如，箝位电阻的功率选择应考虑1/3降额使用，箝位电容应选择具有低的串联等效电阻和低的等效电感的电容，箝位二极管应选择反向击穿电压高于开关管的漏源击穿电压且反向恢复时间尽可能短的超快恢复二极管。另外，上述计算过程并没有考虑寄生参数的影响 ，所以我们应以计算值为基础，根据实验的情况适当调整，很快就可得到满意的值。 四、 总结 RCD箝位电路广泛应用于中小功率的反激式变换器中，只有合理的选择R、C的参数，才能实现低成本、高可靠性的电源。 实现低漏电流同时保证EMI性能的电源设计上网时间 : 2004年11月14日 在AC-DC开关电源中，漏电流最主要的来源是Y类电容。通过使用变压器屏蔽绕组或在输入级加入一个扼流圈，可以显著地降低Y电容的数值或在某些场合去除它，从而降低漏电流并且仍满足有一定裕量的传导EMI限制。实现这些目标的解决方案会在本文得到分析。 大多数AD/DC电源都在高压的交流输入端与低压的直流输出端之间实现了隔离。诸如UL1950之类的安全标准会同时指定了绝缘强度(例如3千伏VAC耐冲电压)和最大漏电流。漏电流是指当设备的可接触部分以一定的阻抗连接到保护地时流经初级与次级绝缘屏障之间的电流。漏电流标准确保了人员的安全，防止当使用者碰触到输出端或电源外壳时其身体成为电流泄放至大地的路径的一部分。 允许流过的最大漏电流基于应用场合有着具体的分类。过去，仅对诸如医疗设备(患者极有可能或确定必须接触设备的带电部分)等特殊应用场合有低的漏电流要求。在那些应用场合中的设备不得不满足比IT设备严格得多的要求。针对医疗和IT设备的漏电流限制规范分别是IEC60601-1、IEC60950。 但是，如今还有其它理由需要去进行低漏电设计。例如，现在很多移动电话都有金属的外壳，与其配套的充电器必须满足手持设备制造商们制订的比现行安全标准要低的漏电流规范。这是为了防止消费者(特别是在像充满蒸汽的浴室之类的潮湿环境中)拿着正在充电的手机时有触电感。与电话设备(无绳电话、电话答录机、DSL modem等)配套的电源通常必须有很低的工频泄漏以避免可听得见的嗡嗡声耦合到电话线路中。进行低漏电设计还可潜在地节省成本，例如减小电源中必需的EMI滤波元件的尺寸和/或数量。 追根溯源：漏电流究竟从何而来？ 在AC-DC开关电源中，漏电流最主要的来源是Y类电容。Y类电容是经过安全机构认证(外表常为橙色或蓝色)、可以用于将绝缘屏障桥接起来的电容(参见图1a)，为位移电流(产生于开关过程)提供返回路径以防止EMI。任何能流出电源的高频电流(通过许多我们将在后面讲到的途径)都将通过交流进线返回，并产生传导EMI。在图1a中，Y电容避免了许多EMI电流，使得其中绝大多数都局限在电源内部，而在图1b中，这些EMI电流必定全部流出到电源之外。 一般而言，电源中的Y电容的容量值越大，电源产生的EMI就越小，与此相反，流过绝缘屏障的漏电流则越大。 公式1可以用来估算在不超出安全界限的情况下允许使用的Y电容最大值。对于一个两线(没有保护地)、带浮动输出的通用输入电源，向下舍入到标准数值就得到Y电容最大值大约为2.2nF。而对于仅适用于100/115VAC的设计，此数值会提升到3.3nF。 仅是简单地将Y电容从电路中移除或减小其数值一般情况下不太可行，因为这样做会显著增加EMI(见图2b)。而在电路中增加共模扼流圈或其它滤波元件又会增加成本。因此，我们必须将注意力集中到如何降低EMI电流上。 降低共模EMI电流的技巧 虽然详尽地分析EMI电流所有的来源已经超出了本文的范围，但图3还是给出了被初级与次级开关波形驱动的EMI电流典型路径概览。目前已有一些减小共模EMI电流的方法。尽管在变压器绕线层之间使用带状物增加绕线层间距离可以减小层间电容，但单独使用这一方法只能很有限地减小EMI电流。长期以来在工频变压器中一直应用屏蔽绕组来降低噪声与耦合，在开关变压器中这一方法同样有效。如图5中EMI图形所示，在开关变压器中使用屏蔽绕组是降低共模EMI电流最有效的方法，而且对电源总体成本的影响最小。 以下是在3W AC-DC电源中使用变压器屏蔽绕组的例子： 图4是一个5.1V、600mA电源的电路图，它基于Power Integrations公司TinySwitch-II芯片，具有一个简单的双绕组变压器。由于这款芯片可以自供电，所以变压器中就不需要辅助绕组。此设计是蜂窝电话、PDA或数码相机充电器的典型电路。 TinySwitch-II芯片通过调制其开关频率(称为频率抖动)来降低EMI，但如果没有变压器中的屏蔽绕组，此电路就需要一个2.2nF的Y电容以满足EMI要求(参见图2a)。移除Y电容后引起的EMI如图2b所示，这样的结果显然让人无法接受。 在变压器初级与次级绕组之间加入一个单匝箔屏蔽绕组，使得测量到的EMI下降了大约10dB(见图5a)。用一个额外的屏蔽绕组进行补充，可进一步下降10dB(见图5b)。这样仅使用一个220pF的Y电容就可获得一个有10dB余量的好方案(图5c)，将漏电流从183uA降到18uA。不使用屏蔽绕组的电路可获得几乎同样的EMI性能(图6a)，但必须在输入级(图6b)加入一个扼流圈L2(除了已有的差模滤波电感L1之外)。根据每个应用电路的不同需求，可以给变压器再加入第三个屏蔽绕组，从而进一步降低Y电容的数值。 由于屏蔽绕组与初级侧开关电路和次级侧整流电路之间的相互作用，使得共模位移电流得以削弱或彻底抑制，让详尽的分析变得不再必要。但是，每一个设计的需求各不相同，这是由诸如PCB板上的元件布局、电路板及磁性元件和机壳金属板之间的接近程度、变压器的尺寸以及伏-秒率、匝数范围、匝数比等因素决定的。因此，在优化每一个设计的屏蔽绕组时试验与失误是在所难免的。即便如此，关于屏蔽绕组布局的基本规律一贯以来一般还是适用的。 本文小结 由于人与电源供电设备之间的交互操作关系，许多当今的电源规范都要求更低的漏电流值。因此，就要求电源设计者从电路中移除用以保证EMI性能的安全Y电容或降低其数值。通过使用变压器屏蔽绕组，可以显著地降低Y电容的数值或在某些场合去除Y电容，同时降低漏电流并且仍然满足有一定裕量的传导EMI限制。如今已经有了可以用来达到上述目标并且成本可以接受的解决方案。利用降频技术降低开关电源的待机功耗上网时间 : 2004年06月30日 目前发达国家对电器产品功耗方面的要求日益严格，并针对待机功耗制定了很多标准规范。为了符合这些规范，很多新技术应运而生，主要思想是让开关电源在负载很小或空载处于待机状态时能够以较低开关频率操作。本文探讨脉冲跳跃模式(pulse skipping)、突变模式(burst mode)及非导通时间调变(off time modulation)等三种较常用降频技术，介绍如何降低开关频率以达到减少待机功耗的目的。 在环保意识日益受到重视的绿色时代，有效利用有限的能源已经成为人们的共识。欧美国家对于电器产品在空载待机时的功耗定义了明确的规范，欧盟(EEC)公布的具体规定如表1所示，而在美国方面，从2001年7月起该国就规定政府机构不得购买待机功耗超过1W的电器产品。 由此可见，在不久的未来，电源转换器低待机功耗将成为基本要求，这也是电源设计工程师必须面临的挑战。 开关电源损耗分析 开关电源的损耗包含导通损耗、开关损耗以及外围控制电路损耗，电路不同部分的损耗成因各不相同，因此抑制损耗的方法也有不同。需要用数学方程式量化这些损耗，进而整理出降低各部分损耗的方法，才能得出具体有效降低整体损耗的方案。 为了讨论方便，本文以常用的回扫转换器为例，将各部分损耗以数学方程式表示，并列出解决方法。表2、表3及表4分别为导通损耗、切换损耗以及外围控制电路损耗的原因分析与解决对策。 由这几张表分析结果可以很明显看出，导通损耗和切换损耗与转换器开关频率的关系非常密切，而较高的频率可以降低转换器对储能元件(电感与电容)大小的要求。为了降低转换器待机时的损耗而让转换器在低负载或空载时将开关频率降低，可以兼顾到元件体积与能量损耗。目前已有多种技术基于这种概念应用到实际电源管理IC上，以下我们将就其中三种应用较为广泛的技术分别介绍其设计概念与特性。 脉冲跳跃技术 图1为脉冲跳跃技术示意图。当负载降低时，驱动功率开关的开关脉冲将被遮蔽(即跳过)，部分脉冲被省略也即等效于降低了开关频率，可降低高频开关带来的损耗，然而这种降频方式会造成输出电压突降或突升(图2)。 在回扫转换器里，初级开关导通时能量储存在变压器激磁电感中，开关截止后，原先储存的能量被释放到负载一侧。储存在激磁电感中的功率可以表示为 (fSVin2TON2)/(2LP)。 当负载降低到一定程度时，脉冲跳跃机制将使有效开关频率减半，这意味着转换器供应负载的功率减半，因此回扫电路将增加脉冲宽度以补足输出负载所需要的功率，而在脉冲宽度增加到负载所需功率之前，输出电压将产生突降。相反的情形发生在等效开关频率增加时，输出电压将发生突升。这种负载变动时输出电压突升与突降是开关频率非连续变动(以整数倍增加或降低)的必然结果。突变模式 突变模式技术又称打嗝模式(hiccup mode)或周期省略模式(图3)。在负载很大情况下，回扫电路根据输出电压变化来调制脉冲宽度。 当负载降低到一定程度时，控制电路将维持原有脉冲宽度，转而周期性跳过部分脉冲，控制电路通过降低总脉冲宽度或增加遮蔽周期长度达到降低损耗的目的。该技术有两个明显的缺点，即低频干扰会和遮蔽周期一起出现，而且负载突然改变也会造成输出电压突降。 非导通时间调制技术 图4显示了非导通时间调制的基本原理。当负载改变时，开关频率将连续降低或增加，开关频率与输出功率的关系如图5所示。低负载或空载时这种连续调变降低开关频率的方式除了可以有效降低能量损失外，还可以避免前两种方法中输出电压突升或突降的问题。 起动电路损耗 起动电路损耗在电源转换器空载待机损耗中占很高的比例，此处我们介绍一种起动速度快且损耗低的起动电路。图6(a)为传统起动电路，其中VSTA是脉宽调制控制器起始临界电压，TD_ON是启动延迟时间，TD_ON=(C1VSTA)/IC1。使用较大输入电阻(Rin)可以有效降低电阻损耗，但启动延迟时间会延长。因此建议采用图6(b)电路，其中C1电容较小，这样在用大输入电阻时能够降低起动电路的损耗，同时仍然拥有较快起动速度。较大的C2电容可提供稳定的电压给控制器使用，不会增加起动延迟时间。 图7是一个输入电压90264Vrms、输出为12V/5A的交流-直流转换器，使用的控制芯片为SG6841，采用BiCMOS工艺，其非导通时间调变在负载降到20%时开始起作用，输入电阻为3M。表5列出了主要的量测结果，在空载情况下，开关频率设计在2到8KHz之间，可以降低音频干扰。 双极型晶体管和MOSFET在电源开关中的应用上网时间 : 2003年06月28日 在用作电源开关时，双极型晶体管和MOSFET各有优势。本文分析了二者的导通阻抗和驱动要求，并列举了两个应用实例，以便帮助工程师在设计中做出正确选择，发挥系统设计的最佳性能。 近年来业界在MOSFET的技术和市场上投入颇大，对双极型晶体管的关注有所减弱，以致许多设计工程师将其视为一种过时的技术。目前，由于双极型晶体管的性能不断获得提升，它在许多应用中可与MOSFET相媲美，甚至超越后者，本文对两者在电源开关中的应用进行了比较分析。 导通阻抗的比较 设计工程师通常比较关注在给定的击穿电压下的导通阻抗。沟道MOSFET通过增加沟道密度来降低导通阻抗。在击穿电压较低时效果十分显著，不过电流却集中在狭小的沟道区。对于击穿电压高的MOSFET，由于轻掺杂的漏极区阻抗较高，随着击穿电压增高，导通阻抗也会增高，它们之间的关系为： Rds(on)( BV2.6 值得注意的是，在驱动条件正确时双极型晶体管的导通阻抗通常都比同面积的MOSFET更佳(图1)。通过优化工艺技术和芯片布局，可使电压偏置和电流飘移均匀地分布在整个芯片区内，以便尽量增大芯片效率。此外，作为饱和开关工作时，双极型晶体管可从阻性集电极区域的传导调制(conductivity modulation)中受益，从而大幅降低Rce(sat)。MOSFET却没有任何类似的传导调制机制，这是双极型晶体管的优势之一。如图2所示，Zetex的第三代系列晶体管的击穿电压和集电极-发射极间的关系为： Rce(sat) ( BV2 这两个表达式中不同的指数表明，在击穿电压增加时，双极型晶体管比同面积的MOSFET的导通阻抗更佳。例如，额定击穿电压为450V的FMMT459 NPN晶体管电流为150mA，Rce(sat)的典型值为1.4，可采用SOT-23封装。额定击穿电压类似的同面积MOSFET的导通阻抗则较高，除了电流性能较差，还必须采用D-PAK等封装形式。此外，双极型晶体管的截止电压是双向的，分别为BVebo 和BVeco。由于双极型晶体管具有这一性能，当我们需要双向截止时，便无需串联一个二极管或增加一个背靠背的MOSFET对，从而避免因加入这些器件而产生传导损耗 (见应用实例1)。 开关阻抗与温度的关系是确定电源开关电流特性的另一个重要因素。由于双极型晶体管的增益随着温度上升而增加，同时其Vce(sat)中的Vbe分量减少，因此双极型晶体管Rce(sat)的增量通常是MOSFET中的Rds(on)的一半。由于这一特性，在电流密度较高时，双极型晶体管比MOSFET工作时更不易发热，同时比相同面积的MOSFET中的持续电流更高。 驱动要求的差异 双极型晶体管与MOSFET的驱动要求差别极大，在进行比较时应注意这一点。例如，双极型晶体管需要足够的基极电流以便获得最小Rce(sat)，同时在计算功耗时要考虑到基极驱动损耗。高增益双极型晶体管的这一损耗较小，由于双极型晶体管只需要不到1V的电压便可完全导通，同时具有极佳的温度稳定性，这些特征在低压或电池供电应用中极为有用。而MOSFET的栅极电流只用于对栅极充电和放电。不过，为了获得最小Rds(on)，栅极驱动电压十分重要，当驱动电压接近栅极阀值电压时，导通阻抗大幅增加。由于这些原因，为了公平地比较图1中所示的各种器件，我们选择了驱动电流和电压的最大值。 作为依靠多数载流子工作的器件，MOSFET的开关速度超过1MHz，从而使其驱动电路有足够大的电流来对寄生电容进行充放电。另一方面，利用它在线性区工作时的大电流及快速开关特性，双极型晶体管通常用作MOSFET预驱动器(见例2)。不过，当双极型晶体管作为饱和开关工作时，在每个开关周期内电荷的累积和消除过程延长了关断时间，将其实际开关速度限制到几百kHz。 由于其本身的特性，MOSFET对ESD十分灵敏，当静电电荷引起栅极电压超过其击穿电压时，它会出现突变失效。如果装配正确，可以将ESD失效降至最低，但却无法完全消除。相比之下双极型晶体管则比较迟钝，可轻易通过标准人体ESD测试。 上述多个因素均会影响电路总成本。了解每种技术的优缺点可获得最佳的性价比。双极型晶体管和MOSFET主要特性区别如表1所示。 应用实例 例1：线性电池充电器 线性充电器十分小巧而且设计简单，不产生电磁干扰(EMI)，因此适用于低噪声环境。它们采用一个外部滤波元件将输入电源的电压降低到电池电压，因此功耗较高。下图为一个带有ZXT13P20的典型线性充电器电路。晶体管的功耗主要为集电极-发射极间功耗。 Pd(CE)=ICHG(VIN-VDCD- VSENSE) (W) 其中VSENSE =ICHGRSENSE (V) 器件选择标准通常包括电流特性、电流增益、成本及封装损耗。由于双极型PNP晶体管的双向截止性能，它们适用于在此类场合，而MOSFET则需要串联一个肖特基二极管，以防止电流从电池逆向涌入电源。 例2：MOSFET栅极驱动器 大电流低Rds(on)的MOSFET具有栅极电容，需要若干安培的电流来成功驱动其高频动作。预驱动器件常常通过一个电阻为MOSFET供电，因此栅极电压随一个特定的RC时间常数而变化。这一时间必须足够短，以便保证电流经过线性区时不产生额外损耗，但又不能太短，以免引起EMI问题。 开关过程中的平均栅极电流可通过下式计算： Ig=Q/t 其中： Ig是平均栅极电流，Q是栅极总电荷(Qgs+Qgd)，t是开关时间(t开或t关)。 例如，典型的100V、35mMOSFET需要近50nC，因此栅极需要2.5A的电流，以便使器件的开关时间小于20ns。 栅极驱动器解决方案包括专用IC驱动器、逻辑IC、离散MOSFET和双极型晶体管。选择标准通常包括开关速度和电流特性、电流增益、成本和尺寸。在这些可选器件中，双极型晶体管在线性模式下可快速开关、并具有大脉冲电流及高电流密度(从而可降低尺寸和成本)等特性，因此非常适用。双极型不可逆图腾柱(即推拉式，totem-pole)驱动器是最常用且最具有成本效益的驱动电路之一。 在上例中，如果要求MOSFET在5V电源驱动时的开关速度为1MHz，则每个驱动器晶体管的功耗为： Pd=(V驱动*I*t*f)(2)+(Veb*(IC (Hfe)(2 =(5*2.5*2E-8*106)(2)+(0.8*8.3)(2) =128(mW) 假设基极电流来自V驱动，则驱动电路的总损耗为： Pd=(V驱动*I*t*f)(2)+(V驱动*(IC (Hfe)(2 =(5*2.5*2E-8*106)(2)+(5*8.3)(2) =146(mW) 由于两个器件的总功耗仅为256mW，因此选择小型表面贴装双极型晶体管比较理想。 基于IC的热插拔保护电路应用上网时间 : 2003年02月08日 电路上电或热插拔时会产生很大启动电流和电压波动，这些现象将影响设备的正常工作，甚至导致整个系统的损害。传统采用分立元件的保护电路具有可靠性低、维护成本高等缺点，本文介绍的基于IC的热插拔保护电路在很少的外围元件下可以实现更高安全性和更低的整体成本。 为了满足特殊应用的要求，许多系统配置了ESD保护和抗浪涌电流、过流、欠压、过压等保护电路，有些保护电路与特殊的工业或行业标准相关，有些则符合特定的标准，如：UL