试谈3d封装通孔集成工艺整装待发

n3D封装通孔集成工艺整装待发消费电子 发布时间：2007-12-06 18:45:28消费类电子产品持续向更小、便携化和多功能的趋势发展。如今大多数便携式产品已具有语音通讯、互联网、电子邮件、视频、MP3、GPS等功能。这些产品的设计人员所面临的挑战是如何能继续保持这一发展势头，使得新一代的器件能比前一代产品的尺寸更小、同时拥有更多、更强的功能。半导体业界正在这一领域努力，希望在进一步提高器件功能的同时，获得更小尺寸的器件封装结构，同时又能维持、甚至降低器件的整体成本。3D封装的驱动力以下三个关键要素正成为推动消费类电子产品设计改进的主导因素，它们同样也在驱动3D封装技术的发展。更多的功能这包括通过更短距离的互连使器件具有更快的工作速度、低的功耗，以及能进行各种不同类型芯片的集成（如CMOS、MEMS、Flash、光器件等）更小的尺寸可以在给定封装面积和体积的条件下增加芯片的封装密度更低的成本三维集成与传统方法在成本上的比较是最近研究的热点。然而，人们普遍认为实现三维集成的成本要比对芯片进行持续缩小的工程成本要低1。促进3D封装发展的一个原因是3D封装中各元件间在互连上的优势。在用芯片并列放置的封装方式时，目前所用的互连技术是在焊区间使用引线键合的方法。然而随着芯片尺寸的缩小，引线键合方法受到了空间的限制，这主要是由于键合引线数量和密度，或是重叠式芯片制造而引起的。而键合引线的密度也会导致传输上的干扰和电子寄生。作为引线键合的一种替代技术，形成穿透硅圆片的通孔结构可以大大缩短互连的距离，从而消除了芯片叠层在数量上的限制。这种采用直接互连的方法能提高器件的工作速度，该技术方法通常被称作为硅片贯穿孔（TSV）技术，使得芯片的三维叠层能在更广的领域中得到应用。先通孔或后通孔硅片贯穿孔TSV对于3D-IC的制造工艺而言至关重要。俗称的“先通孔”技术是在最初的硅衬底上先形成通孔，即在前道制造工艺的有源层形成前就先形成通孔。在后道工艺所有器件的工艺完成之后再制作通孔，就被称为“后通孔”。后通孔TSV还可以细分为两类：一是在后道工艺完成之后就直接在圆片上制作TSV，或者是在圆片减薄、划片（通常使用绝缘载体膜）之后再制作TSV。无论采用何种TSV的制作方法都需要合适的通孔制造工艺，为后续的淀积和电镀工艺（用以实现电互连）打下基础。用于通孔制造的设备需要具有高的生产效率（高产能和正常运行时间），以获得最低的设备拥有成本（CoO）。目前一般的硅片贯穿孔TSV的宽度为5-100m，深度为50-300m。因此深宽比的范围为3:1-10:11。图1显示了使用Aviza技术在硅片贯穿孔TSV刻蚀的实例。通孔剖面所需的形状由此封装设计上的通孔密度和后续采用的淀积工艺决定。早期TSV的制造工艺使用的是剖面倾角约为60的浅通孔，该工艺在某些光学成像器件中依然在使用。但是随着进行3D封装的器件变得愈来愈复杂，通孔的数量和密度在不断增加，通孔剖面的倾角需要达到接近90。剖面倾角大于90的内倾型通孔结构由于在氧化镉层，电镀前沉积和后续淀积工艺中有可能产生由台阶覆盖性问题，一般已不被人们所接受。下面我们将会介绍一种硅片贯穿孔TSV的工艺集成解决方案，使形成的TVS剖面形状可以满足后续淀积工艺的要求。数据表明，即使是对于内倾型通孔结构，也依然可寻找到进行淀积工艺的解决办法。Bosch式深度反应离子刻蚀(Deep Reactive Ion Etch，DRIE)工艺是一种能够应对刻蚀TSV挑战的工艺，它能实现垂直剖面形貌的刻蚀在纵宽比方面的要求，而其高刻蚀速率更使它具有高的产能和相对比较低的制造成本。通孔刻蚀Bosch式DRIE工艺已经在MEMS制造过程中使用了多年2，该工艺几乎已经成为了MEMS刻蚀的同义词，也是MEMS制造深硅刻蚀结构的一种成熟方法。Bosch式DRIE工艺也正在变成3D通孔制造的主流工艺，在刻蚀MEMS深槽结构中获得的大量经验被成功地移植到TSV结构的刻蚀工艺中。对于深度超过20m垂直剖面通孔的刻蚀，Bosch式DRIE是最佳工艺，它可以获得良好的控制。它基于等离子刻蚀的工艺技术，采用交替重复进行硅各向同性刻蚀和聚合物淀积工艺，从而实现完全的各向异性的深度蚀刻。在每个刻蚀周期中，通孔刻蚀底部的聚合物将被分解去除，从而暴露下部需要刻蚀的硅。随后对暴露出的硅进行各向同性刻蚀，在使通孔变深的同时还形成扇贝状起伏的边墙。然后再淀积一层聚合物来保护边墙，使其在下一个刻蚀周期中免遭蚀刻。因此，每个刻蚀周期都会在通孔的边墙上留下扇贝状的起伏。这些扇贝状起伏会随着刻蚀速率的增加而变大。对硅片贯穿孔TSV来说，后续的工艺是进行淀积和电镀工艺填充通孔。 Aviza的DRIE模块能够提供高浓度的反应氟原子和聚合物淀积时所需的反应气体。所用的工艺气体从陶瓷钟罩的顶部引入，使用磁涡轮泵来将反应后的气体抽除。射频RF透过陶瓷钟罩耦合产生等离子体，我们对射频RF耦合的效率进行了电磁场优化。采用了一个带有液氦背冷却的静电硅片夹持盘（electro-static Chuck， ESC）来控制圆片的温度。静电夹持盘（ESC）接有独立的射频RF源，用来增强离子对圆片的轰击效果，图2为该设备的示意图。 通孔形成工艺的集成在采用Bosch式的DRIE工艺形成了硅片贯穿孔TSV后，下一步需要在通孔上形成电互连。首先，要沿着通孔边墙生长一个绝缘的衬里氧化层来防止漏电（见图3），然后将通孔底部的氧化层刻蚀去除以开出接触窗口，再淀积金属阻挡层（一般是TiN或TaN，见图5）以防止导体金属（Cu）扩散到硅中，然后再淀积铜的“籽晶”层为后续的电镀工艺做好准备。硅片贯穿孔TSV制造者中存在一个普遍的想法，即希望一个设备供应商就能提供所有的关键工艺（包括通孔的刻蚀、氧化物的淀积/刻蚀、阻挡层和籽晶层的淀积），这样就能为通孔的制作提供一整套工艺集成化的解决方案。经工艺集成的硅片贯穿孔TSV工艺的优点是每个单独的工艺步骤能与下一个工艺步骤很好地兼容，大部分的TSV制造者都重视一个单项工艺步骤间能很好地相互匹配的制程。随着刻蚀速率的增加，边墙扇贝状的尺寸也会随之增加。对于氧化物淀积而言，需要应对的挑战是如何能够使其覆盖整个通孔，以及如何能连续地覆盖扇贝状的通孔边墙，以提供一个更具兼容性的表面，从而来满足阻挡层和籽晶层PVD淀积的要求。对于后通孔工艺来说，硅片温度的典型值要低于250，所以在温度上有限制。氧化物的淀积温度一般为200，由于该温度已足够低，因此该工艺将不会影响到已形成的有源器件结构（图5）。但在低温条件下进行CVD工艺处理时，关键的一点就是能否在边墙上保持良好的台阶覆盖性。虽然通孔的宽度相对较宽，但是它们的深宽比依然可以很大，此时就要求金属淀积工艺能够在通孔的底部和边墙的下部都能有合适的台阶覆盖。离子化PVD工艺能使金属顺利到达通孔的底部和底角处，同时对边墙区域又能具有足够高的淀积速率和良好的台阶覆盖。由于采用DRIE刻蚀工艺制作的TSV其边墙呈扇贝状，因此随后的PVD工艺必须能够适应这样的边墙形貌。通过对通孔底部和扇贝状边墙上的材料进行再溅射，就可以保证在整个扇贝状边墙长度上都具有很好的淀积层覆盖，这就确保了所淀积的薄膜在整个通孔深度上都有良好的覆盖性（图5）。根据所采用的3D技术的不同，对通孔底部的氧化层进行刻蚀开窗也会是必要的工艺步骤。可以采用氧化物刻蚀工艺来去除通孔底部的所有氧化层，但同时又得保持在边墙上的氧化层具有良好的覆盖（图6）。图7是一个所制作通孔的照片，它使用了集成化的工艺技术来进行通孔的刻蚀、淀积，并由第三方进行了电镀。可以看到在整个电镀通孔中不存在任何的空洞。在用于初期研发以及试样/小规模生产的制造环境中，集成化TSV工艺的理想制造方案是能在单一的设备中实现所有三种关键工艺步骤：TSV的刻蚀、CVD衬里氧化层的淀积/刻蚀以及PVD Cu籽晶层的淀积。这种方案所具有的独特优点是可以大幅度地减少TSV的工艺时间。当以上三个单元工艺集成在一部设备上，与三个独立的单元工艺设备相比，它将明显减小设备的占地面积。单一设备的安装可降低成本和减小对清洁区的干扰，使得开始进行圆片生产到完工的时间大为提前。TSV制造的生产/生产效率成本因素是采用TSV进行3D封装的主要驱动力，在转向生产阶段时，所用的生产设备需要在大规模生产的情况下具有可重复的、可靠的工作性能。接下来的部分将会论述每个工艺步骤在生产率方面的要求。在TSV的刻蚀过程中，刻蚀反应室的内壁会淀积氟碳聚合物，在刻蚀处理圆片的间隙进行无圆片的等离子清洗工艺可减少反应室内壁上的淀积物，从而延长了再次进行湿法清洗的时间。对每片晶圆来说，无晶圆清洗工艺能提供可重复的工艺环境。CVD生产工艺的关键点是台阶覆盖性。如能在边墙上实现优良的台阶覆盖，就能减少整个淀积材料的数量，这样就能缩短整个淀积所需的时间，还可减少无晶圆清洗的次数，从而提高生产效率， 还可延长再次需要进行机械湿法清洗的时间。在需要进行手工湿法清洗时，重要的是使系统能恢复到生产状态的时间要尽可能的短。在深硅刻蚀设备中，CVD模块的反应室中也采用了遮挡片，它可以进行及时的更换，换下后将它进行离线清洗。离子化PVD工艺在TSV阻挡层和籽晶层淀积中有明显的优点。然而，对于离子化PVD的反应产物（如TaN和TiN阻挡层）而言，由于溅射靶上的电压偏置，离子会在靶材上，特别在其边缘位置发生再淀积。再淀积的材料随时间进行堆积，最终会剥落而导致颗粒沾污。解决这个问题的方法是使用一种 “快门”磁控处理过程，当处于“快门”打开时，磁力线将会集中在靶材的边缘，从而起到了清洗靶材边缘区域再淀积堆积物的作用。 上述方法使得PVD设备能使用较厚的靶材，从而延长了PVD设备模块的工作寿命。如果不采取该办法，那么清除这些再淀积堆积物唯一办法就只能是更换PVD反应室的遮挡片了。由于堆积物