串行存储器接口外文翻译@中英文翻译@外文文献翻译

串行存储器接口 : 基于 I2C 和 Wire 上 SPI 的优点 介绍 在动态的半导体工业中 ,今天被承认的协议明天就变成了落后的。 在这些第一流的竞争中 ,并行总线在系统数据的传输中无疑成为最主要的。面对来自新的串行接口的严重挑战。最近的协议和改良的标准使串行接口具吸引人的选择为存储器和外围设备的控制应用软件。 在外围设备竞争中 , IEEE1394 中 ,千兆位的以太网络和通用串行总线 (USB) 是拥有并行总线上的许多系统的优点比如 PCI ， PCCard ， IDE(磁盘机 ) 和 ISA/EISA。 在半导体存储器 世界中 ,指令储藏装置几乎全都是使用并行总线。然而，串行通路数据存储器现在找到了逐渐加快的接收如较快速的串行总线允许设计者取得没有缺点的好处。这一个申请调查串行存储器接口的趋势而且评估三个最权威的接口标准记录。 存储密度 如并行闪存和 EEPROMs 密度的增加 ,低密度装置的制造花费变得逐渐少而又有效 ,所以这些密度倾向于 消失 。 这提供机会给串行存储器对密度的增加即 填充缝隙 并停止并行的类型。 这些串行存储装置为许多数据的储藏提供了理想的方案。 串行存储器出现 串行存储装置出现超过 14 年。 早期 的许多应用软件之中发现低密度装置，因为他们的费用低 ,容量大。典型的早期使用包括了系统结构或装置确认。 这些应用软件通常需要非常小的存储容量和很小的接口速度限制。 近几数年来 ,不丢失的串行存储器的使用以明现的速率增加进入应用软件之中 ,从蜂巢式电话到汽车的区域网络系统到工业的仪器排列。在大部份这些应用软件中串行存储器开始替代并行的装置。 串行存储开始在二个相关的市场需求之中对抗并行装置的。第一是手提式的产品迅速的发展 ,如膝上型电脑计算机 , 掌上型电脑计算机的急增 ,装在口袋里蜂巢网状式电话，呼叫器等。 可携带式 需要厂商找方法去减小他们的产品大小和电源。这一个区域的成功促使了较多的小型化和趋势导致小型化出现在可预知的未来。 随着装置变得更手提式的 ,消费者欲望的增长制定他们使用的产品。 产品现在足够小以至他们拥有者各处携带他们。他们变成人的 生活 -风格 的一部份。 当这发生的时候 ,产品一定适应拥有者偏爱和习惯。这导致使用者的逐渐增加的需要可以按照使用者而设计 由于设备越来越小 ,而且有不同的媒体接口 ,来自一个键盘的输入不总是实际。 这导致声音或钢笔输入的产生。充分地执行系统必须适应使用者或者能够调整表现得最佳化。 在一个系统中设定包括个人的电话号码 , 个体时间表 , 声音或照片。 使使用者可能包括个人化信用卡数字的记录 , 通行密码目录 ,病史，保险数据等的一种产品。 由于人性化和设置变得更普遍 ,导致人对他有了更高的要求。 这造成一种逐渐增加的需求或者更多非丢失性的存储器。 一种根据客户需要修改存储的方法时常出现一个大的并行闪存装置的小块使用在许多产品。 闪存包含操作密码而且可能在领域中被新。 为什么不稍微保留提供数据储藏的空间 ? 显示出一致的是一些人性化数据的丢失是易操作的 ,但是程序的损失是巨大的。允许人性化数据对 相同装置进行写那包括程序指令增加可能导致程序领域的悲惨失败。 在每代新产品上 , 工程师都发现新的方法去减少单位的实际大小和减少它是电源 , 同时增加他的功能。要做到这样 ,工程师使用装置整合 ( 经过 ASICs 的使用和更高度整合半导体 ),更小的封装 ,比较低的操作电压 ,比较低的现有的和创新的封装。 串行存储器正在逐渐变成主要的可编程管理 ,模块体积和电源。历史的趋势表现在串行存储器电源的需求 (图 2) 和每毫米区域的存储密度 (图 3) 快速地减退 ,这种趋势在不久的将来继续。 因为他们的小体积 , 低电源驱动的特 性和隔绝程序存储区域 , 串行存储器是为新的手提式提供主要的解决方法 . 虽然串行存储器是理想的解决方法 ,但随着密度的增加，主要的限制 ,速度就成为他们的缺点。速度的重要性 二个新的串行外围接口标准 ,IEEE1394 和 USB, 是工业中增加推向更高的串行总线速度的例子。晋级为 1 Gbit IEEE1394 的标准指出它在个人计算机中并行 PCI 总线上被选择是因为数据的生产。在 1Gb/s中 ,IEEE1394 串行总线数据传输 64字节小于 65 nS.这比现在使用的并行 PCI总线要快 ,因为 PCI协议经常落后。 设计 者预知 USB将会代替那个人计算机的 ISA总线和个人计算机的并行和串行总线对于低速外围设备。 USB最高处理 12 Mb/s。 这够快速来处理声音 I/O，电话接口，键盘和老鼠的控制 ,打印机或者其他的标准个人计算机外围设备。 USB被设想有内部的通道好于其他的串行总线像 ACCESS.bus(I2C的引出物 ), 主要有适当到它更高的速度。 在串行存储器的应用软件中，速度变得更加的重要的有如密度的增加。 读 64kbits,在 100kHz时钟下要 600ms, 当用 10Mhz接口的时候只要 6mS。这导致系统表现出巨大的 反差 ,使耗电量和使用者交互作用。 减慢接口的速度会冲击系统通常表现在增加 CPU过度负载。 等待下一字节的处理，处理器的能力处理较多复杂的软件的真正时间活动或要求。这项负载经常影响这一产品的使用者。人平均感觉延迟在过度 200 到 300 mS 中的回应时间。 较快速的回应时间不打断程序的进行，而且这给使用者对这种产品一种更多的稳定感。比较慢的回应时间在产品上反映是导致不满。 以低的接口速度备用传输 ,能增加产品的电池的使用时间。 在许多应用软件中 ,一种产品操作在充满能量下只有一个分数时间。它最时常出现在一些备 用中 ,低电状态。更快速地运行减少在满电模式中这一产品的操作时间允许它在备用状态中保持更长。 (图 4) 最近来自 Xicor的高速串行存储器产品的介绍引起了巨大的兴趣。 这是早期的介绍简单的串行存储器接口速度将会有采用串行的外围设备总线倾向。来自 Xicor 的最近产品介绍包括 400kHz的 2条电缆和 5Mhz 的 SPI设备。图 5显示出传输图解式的表现和设计的串行总线速度。 趋向以 SPI总线的期望为基础主人式处理器硬件能力和存储器 I/O的设计 接口选项 最早的存储器总线是 microwire总线和 I2C总线。 microwire总线以内部处理器的通信口 COPs微控制器开始。 I2C(内部 - 整合的控制器 )总线开始如周围的总线 ,意味到许多以一个二线为单个组的装置的接口。 SPI是摩托罗拉公司产生的一个同步的外围设备接口。这一个接口是最近介绍的正在增加高的速读和较多的产品开发变的一样的重要的接口。 Microwire 总线 作为最老的串行总线之一 ,Microwire总线在很长的一段时间里曾经是流行的和高容量的。它支援一些最低的费用串行存储器和许多够快速的应用软件。然而，这里有一些缺点。 1 microwire接口不支持和 许多密度选项一样多的另外接口 ,由于密度高达 16kbits 以外。 在这里也有一些介绍总线的的新产品。 这限制设计者在新的设计上的选择。 2. microwire需要引脚多于 I2C 总线 ,所以系统设计者的花费更昂贵。 3. microwire总线在速度和建结构上有所限制。 microwire装置限制接口速度为 1MHz 和输出时钟数据在相同的边缘上。 这加上设计上的一些限制。 一重相似的总线 (SPI)时钟数据在和在时钟的相反边缘上的外和有比较高的速度规格。所以当 microwire有一些优点时 , 它有可能是今 天第一种消失串行总线。 I2C 总线 I2C 总线 , 与 microwire总线发展的同时 ,他或许会存在一些时间。由于他的发展如外部总线 ,它在系统中很好地工作让主控制器上只要很少管脚和连接到许多外部的设备。一些比较通常的 I2C 设备是 A/D 转换器， LCD显示器 ,真实的时间时钟和存储器。 1985 Xicor公司推出了一个 2线的串行存储设备可以在 I2C总线上操作。 Xicor 仍然是在 2线密度工业的领头羊 ,接口速度和特征而且有 2线的存储最宽的选择之一藉由速率从 128bits到 128kbits 。 最初的 I2C总线最大值传输速度为 100kHz。基於工业回应 ,这里增加到 400kHz,但是它有可能会不再增加。 I2C总线速度受限制于外围管脚。当速度增加，由于 I2C总线长度和许多总线上 (包括多路控制器 )的装置活动导致噪音增加而产生错误。连接不确的载入和碰撞发现记录 ,使 I2C造成一个敏感的噪音接口。 I2C 接口由二线行时钟 (SCL)和数据 .(SDA)所组成 记录特定的通信是以一个 bit开始以一个 bit结束。 当时钟为高时定义一个开始 bit数据从高到低 (图 6)当时钟为高时定义一个结束 bit数据从低到高。在数据传输过 程中当时钟为高时 SDA线不能改变。这个记录使它们之间很难区别开始 / 停止 bit而且数据传输快 ,总线是杂的 。 I2C 总线上的噪音有时能造成使数据错误。 在 I2C 记录中 ,排列 (图 7) 的任意阅读由二个部份所组成。 首先，需要读入是从主写入地址线哪里开始。 然后主送一个重复的开始 bit跟随一个现在的读指令地址。 主时钟数据在来自 SDA线。 因为现在的读指令地址与写指令不一致 ,噪音在紧要关头的时间将开始读的操作写入而且时钟想要读数据入主设备之内变成时钟写数据入设备。 结果可能是无法控制的错误数据。 这不是 时常发生的 ,但是当它是这样的时候 , 这是严重的。 尽可能限制这些错误的类型 ,Xicor介绍了 2线的设备提供输入噪音过滤 ,schmidt板机和输入锁存。 给设计者对存储器写操作控制 ,全新的 2线的设备包括区段锁存特征。 这给系统设计者有能力排列的锁关键部份 ,所以料想不到和不受抑制的写关于噪音不能够损害关键的系统数据。 为了要允许许多的外围设备连接到相同组合的二线 ,I2C 总线要求一位开着的搜集家拉高增加 SDA输出在总线上的任何设备之上。 因为多路控制器的系统 ,SCL线也需要一位开着的搜集家和一位拉高。 当二个 设备试着去在相同的时间传送数据 , 这个结构允许对 赢得 的一个设计结束。然而，这个结构增加系统电压 ,来自有 270 A1 涌流流动过提高电阻为 0bit的期间 在摘要中， I2C总线有优点需要很少的管脚和支持许多外围设备。然而， I2C总线有速度慢的缺点，噪音的磁化率和比较高的系统涌流。 SPI 总线 Motorola 在 1980 年代内提出了 SPI接口并使用于他们的 68HC11 和 68HC05产品系列中。 SPI接口分享类似 microwire接口 ,使用相似的信号名字和指令记录。 SPI时钟数据在内部 和外部的不同于 microwire能在比较高的速率使用时钟。 Xicor是第一个介绍 SPI串行存储器 (1991的 X25C02)的公司并在发展比较高的密度设备上是领头羊。 Xicor也提出了区段锁存的使用改良数据在 SPI设备上中的机制。在微控制器之后的几年中 ,数传信号处理器， RISC 处理器和 ASICs 全部为内建的 SPI接口作特征。 这些发展激励了 Dataquest在 1996年报告 SPI最快速的成长串行接口。 今天 , 如同处理器增加表现一样 ,SPI接口增加的能力。 赶上这个趋势 ,Xicor最近介绍 SPI存储 5Mhz 时钟率和计划未来速度增加。 SPI 接口由四条控制线组成 : CS, SCK,SO, 和 SI。 主设备控制 CS 线选择串行的存储器 , 然后使用时钟和数据线把数据来回转移。 现存的 SPI接口是 一半的双三极管 ,意味着数据不在 SO输出当 SI写入数据时。因此它是最可能连接 SI和 SO的一个三线接口。 大多数的 SPI能实现在 完整的双三极管 模态中工作。那意味着数据时钟进入设备之内的同时数据时钟在输出。这能增加数据传输。 未来 SPI存储器将会或许利用这个完整的双三极管能力。 SPI 接口指令是被驱 动的 (图 8.)为了要读来自存储器的数据 ,主控制器选择装置 ,送阅读指令 ,把地址送到那需要数据 ,然后时钟数据由设备经过 SO管脚。 在传输结束的时候 ,主控制器不选通设备。 有一串可以读和写的指令 ,读 (RDSR)和写(WRSR)到一个状态寄存器 ,而且设定 (WREN) 和清除 (WRDI)一个写使能锁存。 在任何成功的把不丢失数据写到一个 SPI设备之前 ,主控制器必须选择设备 ,送一个 WREN指令，不选择设备 ,再一次选择装置 , 送一写指令 ,送 16位的地址 ,(旧的低的密度装置只有 8位地址 )送 8位多通道的和 不选择设备 。任何违反这些串写操作的结束。 而且完成非丢失的写入和重新设定写使能锁存，使整个的串被为下一个写操作重复。 这使 SPI存储器对噪音没有反应。 进一步阻塞锁定，减少不注意写入噪音和程序的过失的可能性。 SPI 是一个高速度存储被一个多种微控制器支持的接口， DSPs 和 ASICs。它正在名声方面增加如主设备表现增加和如 SPI接口变得更普遍。 以高速度作为新的特征指示 SPI接口将会存在很长的一段时间。 结论