《微机原理及接口技术》全套ppt电子课件教案-第五章 8086的总线操作和时序_第1页
《微机原理及接口技术》全套ppt电子课件教案-第五章 8086的总线操作和时序_第2页
《微机原理及接口技术》全套ppt电子课件教案-第五章 8086的总线操作和时序_第3页
《微机原理及接口技术》全套ppt电子课件教案-第五章 8086的总线操作和时序_第4页
《微机原理及接口技术》全套ppt电子课件教案-第五章 8086的总线操作和时序_第5页
已阅读5页,还剩13页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第五章8086的总线操作和时序,第一节 概述,一、指令周期总线周期和T状态 微处理器简单工作过程: (1) 取出指令 (2) 分析指令 (3) 执行指令,1.指令周期 执行一条指令所需要的时间。2.总线周期 指令周期分为一个个总线周期。如取指周期,存储器读等。3.T状态 每个总线周期通常包含4个T状态(T1T4),每个T状态就是时钟周期。,二、学习CPU时序的目的,1.有利于深入了解指令的执行过程。2.编程时,适当选用指令,缩短指令的存储空间和执行时间。3.连接时考虑时序配合。4.实时控制。,第二节 8086 引脚功能,最小模式 MN/MX接+5V,最大模式 MN/MX接地,一、最小模式中引脚定义AD15AD0(输入/输出,三态)Address Data Bus 地址/数据总线,分时复用。 T1传地址,T2T4传数据,DMA方式三态。A19/S6A16/S3(输出,三态)Address/Status 地址/状态线,分时复用。 T1:地址高4位 T2 T4 :状态线 DMA:浮空,RD(输出,三态) Read 读信号,低电平有效,DMA时浮空WR(输出,三态) Write 写信号,低电平有效,DMA时浮空M/IO(输出,三态) Memor/Input and output 输入输出和存储器控制信号,低为访问I/O,高为访问存储器, DMA时浮空。ALE(输出)Address Latch Enable 地址锁存允许信号,高电平有效,把AD0 AD15,A16 A19地址锁存到地址锁存器。 26,DEN(输出,三态)Data Enable 数据允许信号,低电平有效,作为8286/8287数据收发器的输出允许信号,DMA时三态。DT/R(输出,三态)Data Transmit/Receive 数据发送/接收控制信号,作为8286/8287的数据传送方向控制,1 CPU发送 0 接收,DMA时三态READY(输入)Ready 准备就绪信号,高电平,由存储器或I/O端口发来的响应信号,表示已准备好。RESET(输入) 复位信号,高电平有效。,INTR(输入)Interrupt Request 可屏蔽中断请求信号,高电平有效。INTA(输出)Interrupt Acknowledge 中断响应信号,低电平有效。NMI(输入)Non-Maskable Interrupt 非屏蔽中断请求信号,边沿触发。TEST(输入) 测试信号,低电平有效,CPU执行WAIT指令,检测TEST,为低继续工作,为高CPU进入空转状态,等待。,HOLD和HLDA 系统总线的控制权HOLD(输入)Hold Request 总线请求信号,高电平有效,别的设备要占用总线,提出。HLDA(输出)Hold Acknowledge 总线响应信号,高电平有效,CPU一但测试到HOLD有效,如CPU允许让出总线,在当前总线周期的T4发出HLDA,让出总线使用权,置三态。,BHE/S7 T1:输出BHE信号,表示高8位数据线 AD15AD0上数据有效; T2T4:输出状态信号S7。 CLK(输入)Clock 时钟信号,5MHZVcc +5V GND 电源地,1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21,GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND,VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(M/IO)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESET,二、最大模式中引脚定义,24 31脚定义如下:S2、S1、S0 (输出,三态) Bus Cycle Status 总线周期状态信号 P.207,表4-2,RQ/GT0,RQ/GT1(输入/输出,三态) Request/Grant 总线请求信号输入/总线请求允许信号输出。LOCK(输出,三态) 总线封锁信号,低电平有效,别的总线主设备不能获得对系统总线的控制。QS1、QS0(输出)Instruction Queue Status 指令队列状态信号,高电平有效,指出CPU中指令队列当前的状态。,8086最基本的总线周期是CPU与存储器(或外设)进行通信。1.存储器读周期和存储器写周期2.输入输出周期3.空转周期4.中断响应周期5.系统复位6.CPU进入和退出保持状态的时序,第三节 8086典型时序分析,总线(Bus)传送信息的公共通路。 1.总线的分类 总线类型:数据总线,地址总线,控制总线,电源线,地线等。 (1) 片级总线 元件级总线,用于芯片间的互连。 (2) 系统总线 内总线,板级总线,微机总线,用于微机内各种插件板间的连线。 (3) 外总线 通信总线,用于微机间,微机系统与其它设备间通信。,第四节 总线,2.总线

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论