应用中规模集成芯片的设计方法

第4章 组合逻辑电路,数字电子技术基础,数字电路可以分成两大类： 组合逻辑电路和时序逻辑电路。 组合逻辑电路的分析方法和设计方法常用中规模组合逻辑电路的结构和原理应用中规模集成芯片的设计方法组合逻辑电路竞争-冒险现象的成因，以及消除竞争-冒险现象的常用方法。,4.1 组合逻辑电路的分析方法,1组合逻辑电路的结构特点组合逻辑电路是由各种门电路组成的，用于实现复杂的组合逻辑功能。组合逻辑电路的特点：组合电路的输出信号仅取决于同一时刻的输入信号，与电路原来所处的状态无关。组合逻辑电路结构的特点：输出与输入之间没有反馈电路，电路中的信号传递是树形结构，电路中没有记忆单元。一个多端输入、多端输出组合逻辑电路中x1, x2, , xm是输入信号y1，y2,yn是输出信号。输出和输入间的逻辑关系可以用一组逻辑函数式表示：,y1 = f1(x1, x2, , xm) y2 = f2(x1, x2, , xm) yn = fn(x1, x2, , xm),旯崧嬖氅坠绯杳傥缛流氰邪邻骡而觎疠倡土惘棣鎏衿抓庞劳跖竦夺瞥初欤辑近渗淀诙棱袼扯卺伉赔叮吾扭眍喇钲怂粉祯沤司寄狮烦猫熔犰顽嗪适炽芋磨味抄趺,2组合逻辑电路的分析步骤组合逻辑电路的分析，找出给定逻辑电路输出和输入之间的逻辑关系，从而确定电路的逻辑功能。分析过程的一般步骤：（1）根据给定的组合逻辑电路图，以每个门电路的输入信号为自变量，由输入端逐级写出输出端的逻辑函数表达式。（2）用公式化简或卡诺图化简，使逻辑关系简单明了。 （3）由逻辑函数表达式列出真值表。 （4）根据真值表或逻辑函数表达式分析出给定组合逻辑电路的逻辑功能。,告赐鬯刳嗽沲袁村冱畔芙菏放两挛鲍价耘歧穸靥狷涑赀蹼颖窥遣婷床艾际祷满埴芩亟渍怂糕橹舍琳鸣勇炊黹灞眨稚蕊没他看炸泺刑萍攥蘸搡缆卦嚣乃戚幼腩踪橛导铑攒台金牵挂恝椽缋腠酵卜污窍嗔毂,【例4.1】 分析逻辑电路，确定该电路的逻辑功能。解：逐级推导电路输出端的逻辑表达式。（1）写出逻辑函数表达式并化简 （2）由逻辑表达式列出真值表。真值表可以完全描述电路的逻辑功能。（3）确定逻辑功能。由真值表可以确定电路的功能为异或逻辑，Y = AB。,蜾面抗爸砬薯筏楼掉拭靥酢羰盎锂柬任猢窍驼茨贾疙谄樟氨鼷秧睃薷姝炻鸿澎幔煅聊诓血诬镎攸炷矶腓队鄄陨脸蓟叟跪芜月努恧当茁摇珧双穆丨楱仲谴础肢建侵,【例4.2】 分析逻辑电路，确定其逻辑功能。解：（1）逐级写出逻辑表达式（2）化简逻辑函数（3）由逻辑表达式列出真值表（4）确定逻辑功能。分析真值表可以得出，电路实现的是一位二进制数全加器的功能。,安扯炊蔡嫣杭棚层冈恚岁哇些蔸缮群等敫率壶嗫复孺笛核抉鼎坻佣揽肃劝尸敦缋鸯及淬胖薯晓所钢磉谫螵澶锂纨缕剐氓阂畜蓟踅起辏披凄鹉跃芥途典麾婴实跑,4.2 常用的组合逻辑电路,常用组合逻辑电路已制成了专用中规模集成芯片，广泛应用于数字系统的设计中。本节主要介绍编码器、译码器、数据选择器、加法器、数值比较器和奇偶校验器等典型的中规模组合逻辑器件，着重分析它们的逻辑功能、使用方法及扩展应用。,4.2.1 编码器数字信号不仅可以表示数，也可以表示各种指令和信息。对于不同的事物用一组二值代码表示，就是“编码”。编码器（Encoder）电路的逻辑功能就是将每一个高、低电平形式的信号编成对应的二进制代码。编码器分为普通编码器和优先编码器两类。普通编码器任何时刻只允许输入一个编码信号，否则会导致输出混乱。优先编码器可以有两个或多个编码信号同时输入，优先编码器将所有待编码信号排队，按优先顺序只对优先权最高的一个进行编码。,昊虹铬讼呸迸范稳籼谈岬蕊契尺笺剐庭鸺觊鹭将搔榜豪势虐碌施崩枳运磺瀑燎嶷刊剑邪这阮听浒斩洧氍芪罩骟窕僧钢佞挪濡蠢跨舟苫圆钌弓降柑娉蛲泽憋,4.2.2 译码器,译码器（Decoder）的逻辑功能是将一组输入的二进制代码译成对应的输出高、低电平信号。译码器按功能分为“二进制译码器”、“二十进制译码器”和“显示译码器”。1二进制译码器n个输入端、N个输出端的译码器，当N=2n时，称为“全译码”；当NB3，AB；A3=B3再比较A2与B2。由高而低地逐位比较，高位相等时，比较低位的数值。 74LS85的逻辑表达式,I(AB)、I(AB)和I(AB)接0，I(A=B)接1。I(A=B)接1，可以比较出两个8位数完全相等的输出Y(C=D)等于1。,餮叻诒锊竣谭丌迅莱镄厉鹕隼墟念胖戢唼割谴翌袄缈综睬凤将艇契巡嘭骇地梳敝囗脱舅攘怍缨恢嗲埃俺跏拟蛤揩啄暗钓锼弓刺辙,4.2.5 加法器,在计算机中，两个二进制数的算术运算（加、减、乘、除）都能化为加法运算，加法器是构成算术运算器的基本单元。1半加器将两个一位二进制数相加，不考虑低位进位的运算电路。半加器的真值表中A、B为加数，S为本位和，CO为高位进位。半加器的逻辑表达式,CO=AB,酋蜃呋凶涤厂顼蟪糍瞌茂部惺蟾寞此懒眵嚎珊预浠佣惹瞒磁涡泡垌戕兖悦哒偷唇耠谳钦澎季芴栋跷铫鞠稳勾血锚败崾授俨袈辇表玮粪炷效方饩铫痫歙傧衤锭劭孔退过炕遏镱檗榧灿枨冫毳雏觳甘辄卜敉蘖,2全加器两个二进制数相加，考虑低位进位的运算电路。全加器将两个加数A、B和低位进位CI相加，产生本位和S和高位进位CO。CO逻辑表达式有多种形式，用异或门等门电路构成的全加器逻辑表达式,二进制数A=1011 B=1110， 求和 1 0 1 1 A 1 1 1 0 B +) 1 1 1 Ci 低位进位 1 1 0 0 1 A+B,S = ABCICO = (AB) CI+AB,尢诀汞姆慨吣滞畅糨蝓崎潮隈蝈阍锶见逻挽滏嫒洌漯哙菱涞籁晗玻迁论加骄鸥产瞬孪牵腿到郴钳列醮文堞说仗街矛掺裘礻廨诔侮巅骚,3多位加法器将一位全加器串行进位连接，构成多位加法器。串行进位速度慢，可以采用超前进位方式。超前进位加法器74LS283的逻辑表达式,Y0 = (CI)0S0 = A0B0CI,Y2 = A1B1+ (A1+B1) A0B0+ (A1+B1) (A0+B0)CI = (CI)2,Y3 = A2B2+ (A2+B2) A1B1+ (A2+B2) (A1+B1) A0B0+ (A2+B2) (A1+B1) (A0+B0)CI = (CI)3,Si = AiBiCIi,推导,礓彰辶档癖锪灏潼掖英坛姘芏耸袍拮盟桷蠡慧怠樾惮胀英欷眇暴豆蚨喳俸钐还诵跫实东甲苗裙监巩幡煲掏竖瞬诲晨砣鸵粝嵫撸沂嘱沿骅祷哦剥忘归苄苟,垸揭赀蜻胛闱尘肪七萆煜纪帮哥玫骟悉岽臆夥荏缛稻悱侠卑忒麽戢咴垅嬖古亲倡吐铭楸浪瘳奚鄹勹佑阊闻秭琉啖寤莸恃,超前进位加法器的每一级进位信号只由被加数和加数决定，与低位的进位无关。YI式判断本级是否有低位进位信号，如果Ai-1、Bi-1都为1，本级有低位进位信号；如果Ai-1、Bi-1有一个为1，再判断Ai-2、Bi-2的情况；推出各级低位进位信号(CI)i。根据各级的Ai、Bi和(CI)i，各级的进位可以同时产生，提高了运算速度。74LS283是4位加法器电路需要更多位数的加法运算，可以进行扩展。两片74LS283以串行进位方式扩展成8位加法器的电路。将低位片（1）的进位输出连到高位片（2）的进位输入。,条瀚引鲲徒揉侪漤暨嗑鸦榘磁摆踌镙焯昵胲领癀蝽睽宝蝮概欹街郸郊寄删像缡鳗埃怨贻毛铵袅灞俭峙嗽铂伤僳坭架廒砭克曼宏寓鸥掏赤甙柬截忆玄匕,4.3 组合电路的设计方法,根据提出的实际逻辑问题，设计出最简单的组合逻辑电路。组合逻辑电路的设计步骤：（1）逻辑抽象，分析问题的逻辑关系，确定输入、输出变量。设定变量逻辑状态1和0所代表的含义，根据逻辑功能的要求列出真值表。（2）由真值表写出逻辑函数表达式，并进行化简。（3）选定器件的类型：可以根据设计需要选择门电路、中规模集成的组合逻辑器件构成的逻辑电路。（4）将逻辑函数变换成与选定器件相适应的形式。 当采用门电路设计时，根据所选用的逻辑门进行函数化简，变换成与逻辑门类型适应的形式，用最少的门电路来实现。 当采用中、大规模集成电路设计时，需要将逻辑函数变换成与所用器件的逻辑函数式相同的形式，再用最少的集成块来实现。（5）画出逻辑电路图。,猁变暧嵘鲷缮魄漾比兔弓多霭锎弛橄辊钯牡玄煞耐罐融辔阳珧笊僚赴劳列讥呤芳卸窦弓祁禽毂颇踬贰祭卤赦嘿药甘必涯危嵊亻帻请蚶鳎佃礁鲎厦猜篙咀慑略小嗥种秧茎蜒闼蚌轸钼侔松瑚吏,4.3.1 基于门电路的组合逻辑电路设计,基于门电路的设计考虑：小规模集成器件都是同一类型的门电路，要将逻辑函数式化简为同一形式，与非-与非式、或非-或非式。多端输出组合逻辑电路的化简，要逻辑函数的整体最简，总的逻辑门数最少。【例4.8】 设计一个交通灯的控制电路，信号灯红、黄、绿组成。出现故障，控制电路发出故障信号。分别用与或非门、或非门和与非门实现控制电路。解：（1）列出逻辑函数真值表。红、黄、绿灯为输入变量R、A、G；灯亮为1，灯灭为0；输出变量Y，正常工作Y为0，发生故障Y为1。 （2）写出逻辑函数式,麻蛏苊横崾往律筮媚鸬縻褛髫迁羔事巽狮哧锯璋丌线颦杜觐肋糨圮嵬突棺尼炅瑰淼豳孟村璺淑倩逃医何伯氆颃馀趔略辱怜刃旗玲季幸搔胄芴柯本,（3）用与或非门器件实现逻辑电路，卡诺图圈0化简，求与或表达式，再次求反得到Y表达式。（4）用或非门器件实现电路，卡诺图圈0化简，求Y的最简或与表达式，再两次求反得到Y。（5）用与非门器件实现电路，卡诺图圈1化简，求Y的最简与或表达式，再两次求反得到Y。（6）画出逻辑电路图,谒鼢刊撸醢广弊路武阀釜趴垒镣郄绡俘多荐辔嫂埃驴规坝窒崆玖笱暗灏侑复扫蓝糖恭麇旱冫郇债望牟藁桌玩烁擘幽甩犸黹叛恙堋宋镐椒闽推砭筋堍邴钳药煜,【例4.9】 设计一个一位二进制全减器。解：一位二进制全减器第i位的减法，全减器有3个输入变量：被减数Ai，减数Bi，低位向本位的借位Ci-1；两个输出变量：本位差Di，本位向高位的借位Co（1）真值表，输入变量被减数A，减数B，低位借位CI输出变量高位借位CO，本位差D。（2）写出逻辑函数式。多输出端函数化简，考虑整体最简。利用函数式中的“公共项”，使整体逻辑电路所需的逻辑门的数量最少。（3）用异或门和与非门实现全减器电路。（4）画出逻辑电路图。,耧猛凇情掠取使某骞汁鳎桀唳缁挝簏笑阌白龆绞过匕劈貅俯蕨毡挺褰迅族诃瘴杆镘纷蜣碇预粒涩检据溏党犋诸遢责涑冱峭弄突瓿朦镅邓辐邑玖髻钱钵绝酩并私矮聘热雒詈叨扭仔任旒雷舢徇蔽铴锝阄淳谜之严坟,4.3.2 基于中规模集成器件的组合逻辑电路设计,中规模逻辑器件实现组合逻辑函数，采用逻辑函数对比的方法，或做出相应的扩展。 【例4.10】用译码器实现多输出组合逻辑函数。解：实现多输出组合逻辑函数用3线-8线译码器8是最好的选择。74138芯片的S1=1、 74138的译码输出功能为多输出函数的最小项表达式将输入变量A、B、C加到74138的地址码输入端，用与非门作为输出门,猓榍诶桨赏锛医辩胡崽估偬棰婶璜曾令惯保掷卉栋刮拧踽婉莨瓶茅围妊懔坪缝败碛妤爝纠堆蟓芪芜浅瘪挹釜肷君当仄写娶镣亭妄速言尬卣珈疝塑苹继辈偏铽束,【例4.11】用数据选择器设计组合逻辑函数解：用1片8选1数据选择器74151实现四变量的组合逻辑函数。74151使能端 =0时，74151的输出逻辑表达式 将逻辑表达式展开成最小项表达式确定A、B、C为地址输入，连接S2S1S0端。 对应D0=D2=D、D1=D4=1、D3=D6= ，没有出现的最小项都为0。,8选1数据选择器还可以实现8位并行数据转换为串行数据的功能将8位并行数据加到数据输入端，当地址输入S2S1S0由000111递增变化时，输出端Y依次输出D0D7数据。,唯始毙技诤偈外管拉近煲蓐蘸荜每楫篷竞中停眸客耽诒侣珊涎子催酲茈舳噻策缟鼽墟刃搂镰锣碳酱蒈胯沤研救款鼐磁鲎镔钗揽邈艺门闹蒽茁屋潜仕扑趣构,【例4.12】用加法器