CAN总线与RS-232转换接口电路设计

0摘要ABSTRACT引言11CAN总线协议分析211CAN总线主要特点212CAN总线协议213CAN总线报文传输结构314CAN总线错误处理3141错误检测3142错误标定42CAN控制器SJA1000分析521CAN节点结构与SJA1000操作模式522SJA1000内部结构及其功能分析63CAN总线与RS232转换接口电路设计1131CAN总线与RS232转换接口电路总体设计1132主控制模块电路设计12321AT89C51与6116电路设计13322看门狗电路设计1433AT89C51与RS232转换接口电路设计16331RS232C标准分析16332RS232与AT89C51接口电路设计1834SJA1000与AT89C51接口电路设计19341SJA1000与AT89C51接口电路设计19342物理层接口电路设计2135元器件清单22结论22致谢24参考文献251CAN总线与RS232转换接口电路设计引言现场总线是安装在生产过程区域的现场设备/仪表与控制室内的自动控制装置/系统之间的一种串行数字式多点双向通信的数据总线，多用于工空等领域，应用现场总线技术不仅可以降低系统的布线成本，还具有设计简单、调试方便等优点，同时，由于现场总线本身还提供了灵活而又功能强大的协议，这就使得用户对系统配置，设备选型具有强大的自主权，可以任意组合多种功能模块扩充系统的功能。在众多的现场工业总线中，CAN总线是一种具有国际标准而且性能价格比又较高的现场总线，它在当今自动控制领域中的应用极为广泛，并发挥着重要的作用。一个由CAN总线构成的单一网络中，理论上可以挂接无数个节点。实际应用中，节点数目受网络硬件的电气特性所限制。CAN可提供高达1MBIT/S的数据传输速率，这使实时控制变得非常容易。另外，硬件的错误检定特性也增强了CAN的抗电磁干扰能力。CAN通讯协议描述了在设备之间信息如何传递。它对层的定义与开放系统互连模型OSI一致。每一层与另一设备上相同的那一层通讯。实际的通讯是发生在每一设备上相邻的两层，而设备只通过模型物理层的物理介质互连。CAN的结构定义了模型的最下面的两层数据链路层和物理层。应用层通过不同的新型协议层（专门用于特殊的工业领域加上由个别CAN用户定义的任何合适的方案）和物理层连接。物理层和数据链路层对于设计者来说是透明的，并包含在所有执行CAN协议的部件中。实际中，许多设备是RS232接口，为了实现CAN总线数据和RS232接口设备数据的传输，设计完成了CAN总线与RS232转换接口电路设计。21CAN总线协议分析11CAN总线主要特点CAN总线是一种多主式的串行通信总线，具有极高的实时性和可靠行，最高通信速率可以达到1MBIT/S，是一种十分优秀的现场工业总线。CAN总线具有如下特点结构简单，只有2根线与外部相连，且内部集成错误探测和管理模块。通信方式灵活。可以多主方式工作，网络上的其他节点发送信息，而不分主从。可以点对点、点对多点或者全局广播方式发送和接收数据。网络上的节点信息可分成不同的优先级，以满足不同的实时要求。CAN总线通信格式采用短帧格式，每帧字节最多为8个，可满足通常工业领域中控制命令、工作状态及测试数据的一般要求。同时，8字节也不会占用总线时间过长，从而保证了通信的实时性。采用非破坏性总线仲裁技术。当两个节点同时向总线上发送数据时，优先级低的节点主动停止数据发送，而优先级高的节点可不受影响地继续传送数据。这大大的节省了总线仲裁冲突的时间，杂网络负载很重的情况下也不会出现网络瘫痪。直接通信距离最大可达10KM（速率5KBIT/S以下），最高通信速率可达1MBIT/S（此时距离最长为40KM），节点数可达110个，HTTP/WWWBYSJ360COM/通信介质可以是双绞线、同轴电缆或光导纤维。CAN总线通信接口中集成了CAN协议的物理层和数据链路层功能，可完成对通信数据的成帧处理，包括位填充、数据块编码、循环冗余检测、优先级判别等多项工作。CAN总线采用CRC进行数据检测并可提供相应的错误处理功能，保证了数据通信的可靠性。12CAN总线协议CAN总线协议主要描述设备之间的信息传递方式，从结构上可分成3个层次，分别对应OSI网络模型的最低两层数据链路层和物理层。CAN总线协议层次结构由高到低如表11所示。表11CAN总线协议层次结构协议层对应OSI模型说明LLC逻辑链路控制子层，用于为链路中的数据传输提供上层控制手段MAC数据链路层媒体访问控制子层，用于控制帧结构、仲裁、错误界定等数据传输的具体实现物理层物理层物理层的作用是在不同节点之间根据所有的电气属性进行位的实际传输LLC层和MAC层也可以看作是CAN总线数据链路层的两个子层。其中LLC层接收MAC层传递的报文，主要完成报文滤波、过载通知以及恢复管理等工作。而MAC层则为数据报文的传输进行具体的控制，包括帧结构控制、总线仲裁、错误检测、出错界定、3报文收发控制等工作。物理层定义了信号是如何实际传输的，因此涉及到位时间、位编码、同步的解释，CAN总线协议并未对物理层部分进行具体的规定。13CAN总线报文传输结构报文传输由以下4个不同的帧类型所表示1数据帧数据帧携带数据从发送器至接收器。数据帧由7个不同的位场组成帧起始、仲裁场、控制场、数据场、CRC场、应答场、帧结尾。数据场的长度可以为0。数据帧（或远程帧）通过帧间空间与前述的各帧分开。2远程帧总线单元发出远程帧，请求发送具有同一识别符的数据帧。远程帧由6个不同的位场组成帧起始、仲裁场、控制场、CRC场、应答场、帧末尾。通过发送远程帧，作为某数据接收器的站通过其资源节点对不同的数据传送进行初始化设置。3错误帧任何单元检测到总线错误就发出错误帧。错误帧由两个不同的场组成。第一个场用作为不同站提供的错误标志（ERRORFLAG）的叠加。第二个场是错误界定符。为了能正确地终止错误帧，“错误被动”的节点要求总线至少有长度为3个位时间的总线空闲（如果“错误被动”的接收器有本地错误的话）。因此，总线的载荷不应为100。有两种形式的错误标志，主动错误标志（ACTIVEERRORFLAG）和被动错误标志（PASSIVEERRORFLAG）。4过载帧过载帧用以在先行的和后续的数据帧（或远程帧）之间提供一附加的延时。过载帧包括两个位场过载标志和过载界定符。有两种过载条件都会导致过载标志的传送（1）接收器的内部条件（此接收器对于下一数据帧或远程帧需要有一延时）。（2）间歇场期间检测到一“显性”位。由过载条件1而引发的过载帧只允许起始于所期望的间歇场的第一个位时间开始。而由过载条件2引发的过载帧应起始于所检测到“显性”位之后的位。14CAN总线错误处理141错误检测有以下5种不同的错误类型（这5种错误不会相互排斥）1位错误（BITERROR）单元在发送位的同时也对总线进行监视。如果所发送的位值与所监视的位值不相合，则在此位时间里检测到一个位错误。但是在仲裁场（ARBITRATIONFIELD）的填充位流期间或应答间隙（ACKSLOT）发送一“隐性”位的情况是例外的。此时，当监视到一“显性”位时，不会发出位错误。当发送器发送一个被动错误标志但检测到“显性”位时，也不视为位错误。2填充错误（STRUFFERROR）如果在使用位填充法进行编码的信息中，出现了第6个连续相同的位电平时，将检测4到一个填充错误。3CRC错误（CRCERROR）CRC序列包括发送器的CRC计算结果。接收器计算CRC的方法与发送器相同。如果计算结果与接收到CRC序列的结果不相符，则检测到一个CRC错误。4形式错误（FORMERROR）当一个固定形式的位场含有1个或多个非法位，则检测到一个形式错误。备注接收器的帧末尾最后一位期间的显性位不被当作帧错误5应答错误（ACKNOWLEDGMENTERROR）只要在应答间隙（ACKSLOT）期间所监视的位不为“显性”，则发送器会检测到一个应答错误。142错误标定检测到错误条件的站通过发送错误标志指示错误。对于“错误主动”的节点，错误信息为“主动错误标志”，对于“错误被动”的节点，错误信息为“被动错误标志”。站检测到无论是位错误、填充错误、形式错误，还是应答错误，这个站会在下一位时发出错误标志信息。只要检测到的错误的条件是CRC错误，错误标志的发送开始于ACK界定符之后的位（其他的错误条件除外）。52CAN控制器SJA1000分析21CAN节点结构与SJA1000操作模式SJA1000独立的CAN控制器有2个不同的操作模式BASICCAN模式（和PCA82C200兼容）；PELICAN模式BASICCAN模式是上电后默认的操作模式。因此用PCA82C200开发的已有硬件和软件可以直接在SJA1000上使用，而不用作任何修改。PELICAN模式是新的操作模式，它能够处理所有CAN20B规范的帧类型。而且它还提供一些增强功能，例如，SJA1000支持一些错误分析功能，支持系统诊断、系统维护和系统优化，而且这个模式里也加入了对一般CPU的支持和系统自身测试的功能。使SJA1000能应用于更宽的领域。本设计采用PELICAN模式，因此只给出PELICAN模式增强功能。如表21所示。表21PELICAN模式的增强功能CAN20BACTIVECAN20BACTIVE支持带有29位标识符的网络扩展应用发送缓冲器有11位或29位标识符的报文的单报文发送缓冲器增强的验收滤波器两个验收滤波器模式支持11位和29位标识符的滤波可读的错误计数器可编程的出错警告界限支持错误分析在原型阶段和在正常操作期间可用于诊断、系统维护、系统优化错误代码捕捉寄存器出错中断仲裁丢失捕捉中断支持系统优化包括报文延迟时间的分析单次发送使软件命令最小化和允许快速重载发送缓冲器仅听模式SJA1000能够作为一个认可的CAN监控器操作，可以分析CAN总线通信或进行自动位速率检测自测试模式支持全部CAN节点的功能自测试或在一个系统内的自接收通常，每个CAN模块能够被分成不同的功能块，如图21所示。CAN控制器执行在CAN规范里规定的完整CAN协议。它通常用于报文缓冲和验收滤6波。通用CAN收发器实现从CAN控制器到CAN总线物理层的电气连接。而所有这些CAN功能都由一个模块控制器控制，它负责执行应用层的功能。图21CAN模块装置22SJA1000内部结构及其功能分析1SJA1000内部结构SJA1000内部可以分为接口管理逻辑、发送缓冲区、接收FIFO、比特流处理器、接收滤波器、定位逻辑器、错误管理逻辑、复位模块和振荡电路这几个部分组成。其内部结构和相互关系如图22所示。模块控制器CAN控制器CAN收发器传感器执行器人机接口微处理器SJA1000PCA82C250/251传感器执行器人机接口CAN总线7图22SJA1000内部结构图2SJA1000引脚功能SJA1000中共有28个外部引脚，芯片封装形式可以是DIP28，也可以是SO28。AD7AD0（引脚2、1、2823）这8个引脚为8位地址/数据端ALE/AS（引脚3）INTEL模式下，该引脚为ALE信号输入端。MOTOROLA模式下，该引脚为AS信号输入端。/CS（引脚4）芯片片选端/RD/E（引脚5）INTEL模式下，该引脚为/RD信号输入端，MOTOROLA模式下，该引脚为E信号输入端。/WR（引脚6）INTEL模式下，该引脚为/WR信号输入端，MOTOROLA模式下，该引脚为RD/WR信号输入端。CLKOUT（引脚7）SJA1000的时钟信号输入端。该时钟频率可以由SJA1000的内部时钟控制寄存器进行可编程控制，若时钟控制寄存器的CLOCKOFF位为1，则该引脚无效。VSS1（引脚8）逻辑地XTAL1、XTAL2（引脚9、10）外部晶振接入端。MODE（引脚11）模式选择端。该引脚用于处理器接口的选择，当该引脚接高电平时，SJA1000工作在INTEL模式，当该引脚接低电平时，SJA1000工作在MOTOROLA模式。VDD3（引脚12）输出驱动器的电源端。TX0、TX1（引脚13、14）CAN输出驱动器的输出端0和输出端1。8VSS3（引脚15）输出驱动器的接地端。/INT（引脚16）中断信号输出端。当产生事件且内部中断寄存器对应位被置位时，该引脚产生低电平，通知处理器产生外部中断，处理器可以通过查看中断事件寄存器来了解发生了何种中断。该引脚为集电极开路，因此多个/INT信号可以直接连接在一起产生线“或”。/RST（引脚17）芯片复位端。VDD2（引脚18）输入比较器的电源端。RX0、RX1（引脚19、20）CAN输入比较器的输入端0和输入端1。VSS2（引脚21）输入比较器的接地端。VDD1（引脚22）电源端。3SJA1000寄存器及其功能SJA1000的功能配置和行为由主控制器的命令控制。因此SJA1000能满足不同属性的CAN总线系统的要求。主控制器和SJA1000之间的数据交换经过一组寄存器（控制段）和一个RAM（报文缓冲器）完成。RAM部分的寄存器和地址窗口组成了发送和接收缓冲器，对于主控制器来说就象是外围器件寄存器。表22根据它们在系统的作用分组列出了SJA1000寄存器。注意，一些寄存器只在PELICAN模式有效，控制寄存器仅在BASICCAN模式里有效。一些寄存器是只读的或只写的，还有一些只能在复位模式中访问。表22SJA1000内部寄存器的分类寄存器地址使用类型寄存器名称（符号）PEILCAN模式BASICCAN模式功能模式（MOD）0选择睡眠模式、验收滤波器模式、自测试模式、只听模式和复位模式控制（CR）在BASICCAN模式里选择复位模式命令（CMR）BASICCAN模式的睡眠模式命令选择不同的操作模式的要素时钟分频器（CDR）3131在CLKOUT设置时钟信号（引脚7）选择PEILCAN模式、比较器旁路模式、TX1（管脚14）输出模式设定CAN通讯的要素验收码（ACK）验收屏蔽（AVR）1629202345验收滤波器位的模式选择9总线定时寄存器0（BTR0）总线定时寄存器1（BTR1）6767位定时参数的设置输出控制（OCR）88输出驱动器属性的选择命令（CMR）11自接收、清除数据超载、释放接收缓冲器、中止传输和传输请求的命令状态（SR）22报文缓冲器的状态、CAN核心模块的状态中断（IR）33CAN中断标志中断使能（IER）4在PEILCAN模式使能和禁能中断控制（CR）0在BASICCAN模式使能和禁能中断事件仲裁丢失捕捉（ALC）11显示仲裁丢失的位置错误代码捕捉（ECC）12显示最近一次的错误类型和位置出错警告界限（EWLR）13产生出错警告中断的阀值选择RX错误记数（RXERR）14反映接收错误记数器的当前值TX错误记数（TXERR）14、15反映发送错误计数器的当前值RX报文计数器（RMC）29接收FIFO里的报文数量复杂的错误检测和分析的要素RX缓冲器起始地址（RBSA）30显示接收缓冲器提供的报文的当前内部RAM地址发送缓冲器（TXBUF）16281019信息缓冲器接收缓冲器（RXBUF）16282029（1）发送缓冲器/接收缓冲器在CAN总线上发送的数据被载入SJA1000的存储区，这个存储区叫“发送缓冲器”。从CAN总线上收到的数据也存储在SJA1000的存储区，这个存储区叫“接收缓冲器”，在BASICCAN模式下。这些缓冲器包括2、3或5个字节的标识符和帧信息（取决于模式和帧类10型），而最多可以包含8个数据字节。在PELICAN模式这些缓冲器是13个字节长（见表23）1字节帧信息2个或4个标识符字节（标准帧或扩展帧）最多8个数据字节。表23是PELICAN模式里的RX缓冲器1（读访问）和TX缓冲器（写访问2）表23PELICAN模式读访问和写访问CAN地址（十进制）名称组成和标注16帧信息1位说明，如果报文包括一个标准帧或扩展帧1位远程传输请求位4位数据长度码，说明数据字节的数量17，18标识符字节1，2标准帧11位标识符扩展帧16位标识符19，20标识符字节3，4仅扩展帧13个标识符帧类型标准帧1926扩展帧2128数据字节18由数据长度码说明，最多8个数据字节（2）验收滤波器独立的CAN控制器SJA1000装配了一个多功能的验收滤波器，该滤波器允许自动检查标识符和数据字节。使用这些有效的滤波方法，可以防止对于某个节点无效的报文或报文组存储在接收缓冲器里。因此降低了主控制器的处理负载。滤波器由验收码寄存器和屏蔽寄存器根据给定算法来控制。接收到的数据会和验收代码寄存器中的值进行逐位比较。接收屏蔽寄存器定义与比较相关的位的位置（0相关1不相关）。只有收到的报文相应位与验收代码寄存器的相应位相同，报文才会被接收。PELICAN模式的验收滤波已被扩展4个8位的验收码寄存器（ACR0，ACR1，ACR2和ACR3）和验收屏蔽寄存器（AMR0，AMR1，AMR2和AMR3）可以用多种方法滤波报文。报文的哪些位用于验收滤波，取决于收到的帧（标准帧或扩展帧）和选择的滤波器模式（单滤波器或双滤波器）。对于不需要经过验收滤波的报文位（例如报文组被定义为接受），验收屏蔽寄存器必须相应的位位置上置“1”。如果报文不包括数据字节（例如是一个远程帧或者数据长度码为零）但是验收滤波包括数据字节，则如果标识符直到RTR位都有效的话，报文会被接收。113CAN总线与RS232转换接口电路设计31CAN总线与RS232转换接口电路总体设计C11V2C13C24C25V62COUT72CIN8251OUT9251IN10151IN11151OUT121CIN131COUT14GND15VCC16MAX232R7MAX2321F1F1FGND1FGND162738495DB9GNDP101P112P123P134P145P156P167P178RST/VPD9P30/RXD10P31/TXD11P32/INT012P33/INT113P34/T014P35/T115P36/WR16P37/RD17XTAL218XTAL119GND20P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/PROG30EA/VPP31P0732P0633P0534P0435P0336P0237P0138P0039VCC40AT89C51GNDGND390VCC01F01FGND24MHZ20PF20PFGND39047KGND5VGNDGND30P30P/CS1SO2/WP3GND4SI5SCK6RST7VCC8X25045GNDVCCVCCVCCVCCVCCVCC1K1K1K1KVCC1KVCCAD023AD124AD225AD326AD427AD528AD61AD72/CS4ALE3/RD5/WR6CLKOUT7INT16RST17TX013TX114RX015RX120MODE11VDD122VSS18VSS221VSS315VDD218VDD312XTAL13XTAL210SJA100001FTXD1RXD4VREF5RS8GND2CANL6CANH7VC3P82C250A08A17A26A35A44A53A62A71A823A922A1019E18G20W21D09D110D211D313D414D515D616D7176116NOTD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174HC373A12A25A38A411A514A617B13B26B412B515B618B39O11O24O37O410O513O616DIP6VC13456VCCGNDTLP11313456VCCGNDTLP1133905VGNDGNDVCC3905V1F图31CAN与RS232接口转换电路图31为CAN总线与RS232接口转换电路图。整个转换接口电路包括主控制模块、RS232接口转换电路和CAN控制模块3个主要部分。12主控制模块处理CAN总线以及RS232接口的数据通信和控制，利用AT89C51完成两种格式数据帧的交换，并对接口进行控制。RS232接口电路由MAX232芯片构成，实现将单片机串口的TTL电平与RS232电平的相互转换。CAN控制器模块，主要完成CAN协议的物理层和数据链路层协议的实现。其中物理接口采用PCA82C250芯片实现物理层的电平转换和传输。CAN控制器使用SJA1000芯片，实现数据链路层协议。32主控制模块电路设计P101P112P123P134P145P156P167P178RST/VPD9P30/RXD10P31/TXD11P32/INT012P33/INT113P34/T014P35/T115P36/WR16P37/RD17XTAL218XTAL119GND20P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/PROG30EA/VPP31P0732P0633P0534P0435P0336P0237P0138P0039VCC40AT89C51GNDGND/CS1SO2/WP3GND4SI5SCK6RST7VCC8X25045GNDVCCVCCVCCVCC1K1K1K1KVCCA08A17A26A35A44A53A62A71A823A922A1019E18G20W21D09D110D211D313D414D515D616D7176116NOTD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174HC373A12A25A38A411A514A617B13B26B412B515B618B39O11O24O37O410O513O616DIP6图32主控制模块电路图主控制模块负责处理CAN以及RS232接口的数据通信与控制，利用AT89C51完成两种格式数据帧的交换，并对接口进行控制。如图32中所示，RS232与CAN的转接板13主要实现RS232接口与CAN总线接口之间的数据传输，其运算量不大，因此选用可以有效降低成本的AT89C51作为整个设计的主控制器。AT89C51提供以下标准功能4K字节FLASH闪速存储器，1000次可擦写周期，三级加密程序存储器，128字节内部RAM，32个I/O口线，两个16位定时/计数器，一个5向量中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0HZ的静态逻辑操作，并支持两种软件的可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM、定时/计数器、窜行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止所有部件工作直到下一个硬件复位。AT89C51的电源使用5V电源，同时其P35、P34以及P14P15外接一个DIP6开关，用于设置单片机本身的地址信息。AT89C51使用的晶振信号由SJA1000提供（SJA1000用24MHZ的片外晶振），SJA1000的CLKOUT引脚接入MCU的XTAL1引脚。321AT89C51与6116电路设计图33AT89C51与6116连接电路图由于CAN总线速率与RS232接口速率并不相同，因此设计中还增加了片外RAM芯片6116，用作转换双方的数据缓冲区。设计中使用P27接反向器连接6116的片选端，所以接口转换电路中的片外RAM的起始地址实际上应为0X8000。AT89C51通过数据总线、地址总线及控制总线与存储器连接，如图34所示图34片外存储器原理框图本设计中选用的是6116。6116为2KX8位的静态RAM，其逻辑图35如下AT89C51存储器地址总线控制总线数据总线P101P112P123P134P145P156P167P178RST/VPD9P30/RXD10P31/TXD11P32/INT012P33/INT113P34/T014P35/T115P36/WR16P37/RD17XTAL218XTAL119GND20P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/PROG30EA/VPP31P0732P0633P0534P0435P0336P0237P0138P0039VCC40AT89C51GNDGNDVCCA08A17A26A35A44A53A62A71A823A922A1019E18G20W21D09D110D211D313D414D515D616D7176116NOTD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE1174HC37314图35片外RAM6116逻辑图其中A0A10为11根地址线,I/OI/O7为8根数据线，/E为片选端，当/E低电平有效时才能选中芯片。/G为数据输出选通端，/W为写信号端。其工作方式见表31表31片外数据存储器工作方式控制信号/E/G/W读001写010非选通1322看门狗电路设计一般有软件看门狗和硬件看门狗两种。软件看门狗不需外接硬件电路，但系统需要出让一个定时器资源，而且若系统软件运行不正常，可能导致看门狗系统也瘫痪。硬件看门狗是真正意义上的“程序运行监视器”，如计数型的看门狗电路通常由555多谐振荡器、计数器以及一些电阻、电容等组成，分立元件组成的系统电路较为复杂，运行不够可靠。所以本设计使用带有SPI总线接口的X25045实现硬件看门狗功能。图36X25045芯片图1X25045引脚功能/CS片选择输入SO串行输出，数据由此引脚逐位输出SI串行输入，数据或命令由此引脚逐位写入X25045SCK串行时钟输入，其上升沿将数据或命令写入，下降沿将数据输出/WP写保护输入。当它低电平时，写操作被禁止VSS地VCC电源电压RESET复位输出2X25045的特性6116A010VCCI/O07/W/G/EGNDS1/CS1SO2/WP3GND4SI5SCK6RST7VCC8X2504515可选时间的看门狗定时器VCC的降压检测和复位控制5种标准的开始复位电压使用特定的编程顺序即可对低电压检测和复位开始电压进行编程复位电压可低至VCC1V省电特性在看门狗打开时，电源小于50UA在看门狗关闭时，电源小于10UA在读操作时，电源小于2MA4K位EEPROM1000000次的擦写周期具有数据的块保护功能，可以保护1/4、1/2或全部的EEPROM，当然也可以置于不保护状态内建防误写措施用指令允许写操作写保护引脚时钟可达33M短的编程时间16字节的页写模式写时由器件内部自动完成典型的器件写周期为5MS3X25045功能如图37所示，X25045将四种功能合于一体，上电复位控制、看门狗定时器、降压管理以及具有块保护功能的串行EEPROM，它有助于简化转换接口的设计，减少印制板的占用面积，提高可靠行。图37X25045内部结构图该芯片内的串行EEPROM具有块锁保护COMS串行EEPROM，它被组织成8位的结构，它由一个由四线构成的SPI总线方式进行操作，其擦写周期至少有1000000次，并且写好的数据能够保存100年。X25045在读写操作之前，需要先向它发出指令，指令名及指令格式如表32所示。16表32X25045读写操作指令表指令名指令格式操作WREN00000110设置写使能锁存器（允许写操作）WRDI00000100复位写使能锁存器（禁止写操作）RDSR00000101读状态寄存器WRSR00000001写状态寄存器READ0000A8011把开始于所选地址的寄存器中的数据读出WRITE0000A8010把数据写入开始所选地址的寄存器4看门狗芯片X25045与AT89C51接口电路设计/CS1SO2/WP3GND4SI5SCK6RST7VCC8X25045P101P112P123P134P145P156P167P178RST/VPD9P30/RXD10P31/TXD11P32/INT012P33/INT113P34/T014P35/T115P36/WR16P37/RD17XTAL218XTAL119GND20P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/PROG30EA/VPP31P0732P0633P0534P0435P0336P0237P0138P0039VCC4089C51GNDVCCVCCVCCGND1K1K1K1KVCC图38X25045与AT89C51接口电路图如图38所示，X25045的4个主要引脚/CS、SCK、SI、SO分别对应连接AT89C51的P10P13脚，这些引脚还应该连上拉电阻。/WP接高电平，使X25045始终保持写保护输入状态。X25045芯片内包含有一个看门狗定时器，可通过软件预置系统的监控时间。在看门狗定时器预置的时间内若没有总线活动，则X25045将从RESET输出一个高电平信号给AT89C51，使其复位。33AT89C51与RS232转换接口电路设计331RS232C标准分析RS232C标准（协议）的全称是EIARS232C标准，其中EIAELECTRONICINDUSTRYASSOCIATION代表美国电子工业协会，RS（ECOMMEDEDSTANDARD）代表推荐标准，232是标识号，C代表RS232的最新一次修改（1969），在这之前，有RS232B、RS232A。它规定连接电缆和机械、电气特性、信号功能及传送过程。常用物理标准还有EIA0；RS232C、EIA0；RS422A、EIA0；RS423A、EIA0；RS485。这里只介绍EIA0；RS232C（简称232，RS232）。例如，目前在IBMPC机上的COM1、COM2接口，就是RS232C接口。1RS232电气特性EIARS232C对电器特性、逻辑电平和各种信号线功能都作了规定。在TXD和RXD上逻辑1MARK3V15V17逻辑0SPACE315V在RTS、CTS、DSR、DTR和DCD等控制线上信号有效（接通，ON状态，正电压）3V15V信号无效（断开，OFF状态，负电压3V15V以上规定说明了RS323C标准对逻辑电平的定义。对于数据（信息码）逻辑“1”（MARK）的电平低于3V，逻辑“0”（SPACE）的电平高于3V；对于控制信号；接通状态（ON）即信号有效的电平高于3V，断开状态OFF即信号无效的电平低于3V，也就是当传输电平的绝对值大于3V时，电路可以有效地检查出来，介于33V之间的电压无意义，低于15V或高于15V的电压也认为无意义，因此，实际工作时，应保证电平在315V之间。EIARS232C与TTL转换EIARS232C是用正负电压来表示逻辑状态，与TTL以高低电平表示逻辑状态的规定不同。因此，为了能够同计算机接口或终端的TTL器件连接，必须在EIARS232C与TTL电路之间进行电平和逻辑关系的变换。实现这种变换的方法可用分立元件，也可用集成电路芯片。本文采用集成电路芯片MAX2322RS232机械特性由于RS232C并未定义连接器的物理特性，因此，出现了DB25、DB15和DB9各种类型的连接器，其引脚的定义也各不相同。下面仅介绍DB9连接器。在AT机及以后，不支持20MA电流环接口，使用DB9连接器，作为提供多功能I/O卡或主板上COM1和COM2两个串行接口的连接器。它只提供异步通信的9个信号。在通信速率低于20KB/S时，RS232C所直接连接的最大物理距离为15M（50英尺）。RS232C标准规定，若不使用MODEM，在码元畸变小于4的情况下，DTE和DCE之间最大传输距离为15M（50英尺）。可见这个最大的距离是在码元畸变小于4的前提下给出的。为了保证码元畸变小于4的要求，接口标准在电气特性中规定，驱动器的负载电容应小于2500PF3RS232C接口信号RS232C标准接口有25条线，4条数据线、11条控制线、3条定时线、7条备用和未定义线，常用的只有9根，它们是（1）联络控制信号线数据装置准备好（DATASETREADYDSR有效时（ON）状态，表明MODEM处于可以使用的状态。数据终端准备好DATASETREADYDTR有效时（ON）状态，表明数据终端可以使用。请求发送REQUESTTOSENDRTS用来表示DTE请求DCE发送数据，即当终端要发送数据时，使该信号有效（ON状态），向MODEM请求发送。它用来控制MODEM是否要进入发送状态。允许发送（CLEARTOSENDCTS）用来表示DCE准备好接收DTE发来的数据，是对请求发送信号RTS的响应信号。当MODEM已准备好接收终端传来的数据，并向前发送时，使该信号有效，通知终端开始沿发送数据线TXD发送数据。18接收线信号检出RECEIVEDLINEDETECTIONRLSD用来表示DCE已接通通信链路，告知DTE准备接收数据。当本地的MODEM收到由通信链路另一端（远地）的MODEM送来的载波信号时，使RLSD信号有效，通知终端准备接收，并且由MODEM将接收下来的载波信号解调成数字两数据后，沿接收数据线RXD送到终端。此线也叫做数据载波检出DATACARRIERDECTECTIONDCD）线。振铃指示RINGINGRI当MODEM收到交换台送来的振铃呼叫信号时，使该信号有效（ON状态），通知终端，已被呼叫。（2）数据发送与接收线发送数据TRANSMITTEDDATATXD通过TXD终端将串行数据发送到MODEM，DTEDCE。接收数据RECEIVEDDATARXD通过RXD线终端接收从MODEM发来的串行数据，DCEDTE。（3）地线332RS232与AT89C51接口电路设计1MAX232芯片引脚功能MAX232芯片是美信公司专门为电脑的RS232标准串口设计的接口电路,使用5V单电源供电。MAX232芯片功能包括电荷泵电路、数据转换通道和供电。MAX232的芯片图如图39所示图39MAX232芯片引脚图电荷泵电路。由1、3、4、5脚和2只电容构成，2管脚串联一个电容接电源，6管脚串联一个电容接地。功能是产生12V和12V两个电源，提供给RS232串口电平的需要。数据转换通道。由7、8、9、10、11、12、13、14脚构成两个数据通道。其中13脚（R1IN）、12脚（R1OUT）、11脚（T1IN）、14脚（T1OUT）为第一数据通道。8脚（R2IN）、9脚（R2OUT）、10脚（T2IN）、7脚（T2OUT）为第二数据通道。TTL/CMOS数据从T1IN、T2IN输入转换成RS232数据从T1OUT、T2OUT送到电脑DP9插头；DP9插头的RS232数据从R1IN、R2IN输入转换成TTL/CMOS数据后从R1OUT、R2OUT输出。而我们用来作写频器就只需一个通道就行啦。所以一通道的7、8、9、10脚就全空脚，我们只用了第二通道的4个管脚。供电电源。15脚DNG、16脚VCC（5V）。2RS232与AT89C51接口电路设计19C11V2C13C24C25V62COUT72CIN8251OUT9251IN10151IN11151OUT121CIN131COUT14GND15VCC16MAX232MAX2321F1F1FGND1FGND162738495DB9GNDVCCVCCP101P112P123P134P145P156P167P178RST/VPD9P30/RXD10P31/TXD11P32/INT012P33/INT113P34/T014P35/T115P36/WR16P37/RD17XTAL218XTAL119GND20P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/PROG30EA/VPP31P0732P0633P0534P0435P0336P0237P0138P0039VCC40AT89C51GNDVCC1F图310AT89C51与RS232接口电路如图310所示，MAX232芯片构成RS232的接口转换电路，实现AT89C51串口的TTL电平与RS232电平的相互转换。其中R1OUT和T1IN引脚接单片机的RXD引脚和TXD引脚，R1IN和T1OUT作为RS232接口输出连接标准DB9接口的引脚2和引脚3。DB9接口引脚5接地。为了使MAX232芯片正常工作，还需要外接4个1F的电容用于芯片升压，以完成电平转换。34SJA1000与AT89C51接口电路设计341SJA1000与AT89C51接口电路设计1SJA1000的电气连接原理图，如图311所示。主控制器接口管理逻辑发送缓冲接受FIFO验收滤波器CAN核心控制模块收发器SJA1000CAN总线图311SJA1000电气连接原理图CAN核心模块负责CAN信息帧的收发和CAN协议的实现，接口管理逻辑负责同外部主控制器的接口，该单元中的每一个寄存器都可由主控制器通过SJA1000的地址/数据总线访问，发送缓冲区可存储一个完整的信息帧，长度为13个字节。主控制器可直接将标识符和数据送入发送缓冲区，然后置位命令寄存器（CMR）中的发送请求位TR，启动CAN核心模块读取发送缓冲区中的数据，按CAN协议封装成一完整CAN信息帧，通过收发器发往总线。验收滤波器单元完成接收信息的滤波，只有验收滤波通过且无差错，才把接收的信息帧送入接收FIFO缓冲区，且置位接收缓冲区状态标志SR0，表明接收缓冲区中20已有成功接收的信息帧，接收帧的数量可通过访问接收信息计数器（RMC）得知。接收FIFO共有64个字节，远远超过82C200的接收缓冲区，因而SJA1000的超载能力也大大加强。SJA1000的寄存器和管脚配置使它可以使用各种各样集成或分立的CAN收发器。SJA1000支持直接连接到两个著名的微型控制器系列8XC51和68XX。通过SJA1000的MODE引脚可选择接口模式INTEL模式MODE高MOTOROLA模式MODE低PHILIPS基于8XC51系列的8位微控制器和XA结构的16位微型控制器都使用INTEL模式。为了和其他控制器的地址数据总线和控制信号匹配，必须要附加逻辑电路。但是必须确保在上电期间不产生写脉冲。另一个方法在这个时候使片选输入是高电平，禁能CAN控制器。2SJA1000内部功能特性（1）电源SJA1000有三对电源引脚，用于CAN控制器内部不同的数字和模拟模块。VDD1/VSS1内部逻辑（数字）VDD2/VSS2输入比较器（模拟）VDD3/VSS3输出驱动器（模拟）（2）复位为了使SJA1000正确复位，CAN控制器的XTAL1管脚必须连接一个稳定的振荡器时钟。引脚17的外部复位信号要同步并被内部延长到15个XTAL。这保证了SJA1000所有寄存器能够正确复位。要注意的是上电后的振荡器的起振时间必须要考虑。（3）振荡器和时钟策略SJA1000能用片内振荡器或片外时钟源工作。另外CLKOUT管脚可被使能，向主控制器输出时钟频率。如果不需要CLKOUT信号，可以通过置位时钟分频寄存器（CLOCKOFF1）关断。这将改善CAN节点的EME性能。CLKOUT信号的频率可以通过时钟分频寄存器改变；FCLKOUTFXTAL/时钟分频因子（1，2，4，6，8，10，12，14）。上电或硬件复位后，时钟分频因子的默认值由所选的接口模式（引脚11）决定。如果使用16MHZ的晶振，INTEL模式下CLKOUT的频率是8MHZ。MOTOROLA模式中，复位后的时钟分频因子是12，这种情况CLKOUT会产生133MHZ的频率。（4）睡眠和唤醒置位命令寄存器的进入睡眠位（BASICCAN）模式或模式寄存器（PELICAN模式）的睡眠模式位后，如果没有总线活动和中断等待，SJA1000就会进入睡眠模式。振荡器在15个CAN位时间内保持运行状态。此时，微型控制器用CLKOUT频率来计时，进入自己的低功耗模式。如果出现三个唤醒条件之中的一个，振荡器会再次启动并产生一个唤醒中断。振荡器稳定后，CLKOUT频率被激活。3SJA1000与AT89C51接口电路设计CAN控制器功能像是一个时钟源，复位信号由外部复位电路产生。如图312所示，在21设计里，SJA1000的片选由微控制器的P27口控制。否则，这个片选输入必须接到VSS。P101P112P123P134P145P156P167P178RST/VPD9P30/RXD10P31/TXD11P32/INT012P33/INT113P34/T014P35/T115P36/WR16P37/RD17XTAL218XTAL119GND20P2021P2122P2223P2324P2425P2526P2627P2728PSEN29ALE/PROG30EA/VPP31P0732P0633P0534P0435P0336P0237P0138P0039VCC4089C51VCCGND390VCC01F01FGND24MHZ01F01FGND39047KGND5VGNDGND30P30PAD023AD124AD225AD326AD427AD528AD61AD72/CS4ALE3/RD5/WR6CLKOUT7INT16RST17TX013TX114RX015RX120MODE11VDD122VSS18VSS221VSS315VDD218VDD312XTAL13XTAL210SJA100001FTXD1RXD4VREF5RS8GND2CANL6CANH7VCC3P82C250VCC13456VCCGNDTLP11313456VCCGNDTLP1133905VGNDGNDVCC3905V图312SJA1000与AT89C51接口电路CAN控制器SJA1000芯片采用片外24MHZ晶振，其CLKOUT引脚输出工作频率接入微处理器的XTAL1引脚。片选/CS端与单片机的P27引脚直接相连，因此SJA1000的寻址空间从地址0开始。AD0AD7直接与AT89C51的低8位数据/地址复用口P0口，MODE接高电平设置为INTEL模式，中断输出信号/INT与微处理器的/INT0连接，使CAN通信可以采用中断和查询两种方式。TLP113的外接390电阻为限流保护电阻，为避免当驱动器失效时出现过流导致控制器损坏。342物理层接口电路设计1物理层接口电路设计390VCC01F01FGND24MHZ20PF20PFGND39047KGND5VGNDGND30P30PAD023AD124AD225AD326AD427AD528AD61AD72/CS4ALE3/RD5/WR6CLKOUT7INT16RST17TX013TX114RX015RX120MODE11VDD122VSS18VSS221VSS315VDD218VDD312XTAL13XTAL210SJA100001FTXD1RXD4VREF5RS8GND2CANL6CANH7VCC3P82C250VCC13456VCCGNDTLP11313456VCCGNDTLP1133905VGNDGNDVCC3905V图313CAN总线智能节点硬件电路如图313所示，本设计采用集成的收发器（PCA82C250），82C250收发器是